Fitter report for BarrierShaper
Mon Sep 19 16:00:27 2005
Version 5.0 Build 168 06/22/2005 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Mon Sep 19 16:00:27 2005        ;
; Quartus II Version    ; 5.0 Build 168 06/22/2005 SP 1 SJ Web Edition ;
; Revision Name         ; BarrierShaper                                ;
; Top-level Entity Name ; BarrierShaper                                ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C3T100C6                                  ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 891 / 2,910 ( 30 % )                         ;
; Total pins            ; 45 / 65 ( 69 % )                             ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 24,576 / 59,904 ( 41 % )                     ;
; Total PLLs            ; 0 / 1 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C3T100C6                    ;                                ;
; Use smart compilation                              ; On                             ; Off                            ;
; Fitter Effort                                      ; Standard Fit                   ; Auto Fit                       ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Auto                           ; Auto                           ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; On                                      ;
; Configuration scheme                         ; Active Serial                           ;
; Error detection CRC                          ; Off                                     ;
; Reserve ASDO pin after configuration.        ; As output driving an unspecified signal ;
; Reserve all unused pins                      ; As output driving ground                ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/Chris/FPGA Thing/ADCs Rock/Board 1 (barrier)/Project/BarrierShaper.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Chris/FPGA Thing/ADCs Rock/Board 1 (barrier)/Project/BarrierShaper.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 891 / 2,910 ( 30 % )     ;
;     -- Combinational with no register       ; 588                      ;
;     -- Register only                        ; 130                      ;
;     -- Combinational with a register        ; 173                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 467                      ;
;     -- 3 input functions                    ; 186                      ;
;     -- 2 input functions                    ; 99                       ;
;     -- 1 input functions                    ; 51                       ;
;     -- 0 input functions                    ; 88                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 756                      ;
;     -- arithmetic mode                      ; 135                      ;
;     -- qfbk mode                            ; 97                       ;
;     -- register cascade mode                ; 0                        ;
;     -- synchronous clear/load mode          ; 227                      ;
;     -- asynchronous clear/load mode         ; 0                        ;
;                                             ;                          ;
; Total LABs                                  ; 146 / 291 ( 50 % )       ;
; Logic elements in carry chains              ; 148                      ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 45 / 65 ( 69 % )         ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )           ;
; Global signals                              ; 2                        ;
; M4Ks                                        ; 6 / 13 ( 46 % )          ;
; Total memory bits                           ; 24,576 / 59,904 ( 41 % ) ;
; Total RAM block bits                        ; 27,648 / 59,904 ( 46 % ) ;
; Global clocks                               ; 2 / 8 ( 25 % )           ;
; Maximum fan-out node                        ; Clk                      ;
; Maximum fan-out                             ; 165                      ;
; Total fan-out                               ; 3609                     ;
; Average fan-out                             ; 3.82                     ;
+---------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADCsSDO ; 27    ; 4        ; 2            ; 0            ; 0           ; 128                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; Clk     ; 10    ; 1        ; 0            ; 8            ; 2           ; 165                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                       ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; ADCsCS   ; 26    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ADCsClk  ; 29    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ADCsSDI  ; 28    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACfClk  ; 53    ; 3        ; 27           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[0]  ; 54    ; 3        ; 27           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[10] ; 73    ; 3        ; 27           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[11] ; 74    ; 3        ; 27           ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[1]  ; 55    ; 3        ; 27           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[2]  ; 56    ; 3        ; 27           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[3]  ; 57    ; 3        ; 27           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[4]  ; 65    ; 3        ; 27           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[5]  ; 68    ; 3        ; 27           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[6]  ; 69    ; 3        ; 27           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[7]  ; 70    ; 3        ; 27           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[8]  ; 71    ; 3        ; 27           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[9]  ; 72    ; 3        ; 27           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACsClk  ; 38    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACsData ; 37    ; 4        ; 12           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACsSync ; 36    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[0]   ; 4     ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[1]   ; 5     ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[2]   ; 20    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[3]   ; 21    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[4]   ; 22    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[5]   ; 23    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[6]   ; 24    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[7]   ; 25    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; USB[0]  ; 75    ; 3        ; 27           ; 13           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[10] ; 89    ; 2        ; 12           ; 14           ; 2           ; 43                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[11] ; 90    ; 2        ; 10           ; 14           ; 0           ; 39                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[12] ; 91    ; 2        ; 8            ; 14           ; 1           ; 15                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[13] ; 92    ; 2        ; 8            ; 14           ; 2           ; 36                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[14] ; 97    ; 2        ; 6            ; 14           ; 0           ; 36                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[15] ; 98    ; 2        ; 6            ; 14           ; 1           ; 47                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[1]  ; 76    ; 2        ; 26           ; 14           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[2]  ; 77    ; 2        ; 26           ; 14           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[3]  ; 78    ; 2        ; 22           ; 14           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[4]  ; 79    ; 2        ; 22           ; 14           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[5]  ; 84    ; 2        ; 20           ; 14           ; 0           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[6]  ; 85    ; 2        ; 20           ; 14           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[7]  ; 86    ; 2        ; 18           ; 14           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[8]  ; 87    ; 2        ; 16           ; 14           ; 0           ; 45                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[9]  ; 88    ; 2        ; 16           ; 14           ; 1           ; 42                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 14 ( 85 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 17 ( 88 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 17 ( 82 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 17 ( 41 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                            ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+
; 1        ; 0          ; 1        ; *~INIT_DONE~ / RESERVED ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 2        ; 1          ; 1        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ;
; 3        ; 2          ; 1        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ;
; 4        ; 4          ; 1        ; Dig[0]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 5        ; 8          ; 1        ; Dig[1]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 6        ; 9          ; 1        ; *~nCSO~ / GND*          ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 7        ; 10         ; 1        ; ^DATA0                  ; input  ;              ;         ; --         ;                 ;
; 8        ; 11         ; 1        ; ^nCONFIG                ;        ;              ;         ; --         ;                 ;
; 9        ;            ;          ; VCCA_PLL1               ; power  ;              ; 1.5V    ; --         ;                 ;
; 10       ; 12         ; 1        ; Clk                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 11       ;            ;          ; GNDA_PLL1               ; gnd    ;              ;         ; --         ;                 ;
; 12       ; 14         ; 1        ; ^nCEO                   ;        ;              ;         ; --         ;                 ;
; 13       ; 15         ; 1        ; ^nCE                    ;        ;              ;         ; --         ;                 ;
; 14       ; 16         ; 1        ; ^MSEL0                  ;        ;              ;         ; --         ;                 ;
; 15       ; 17         ; 1        ; ^MSEL1                  ;        ;              ;         ; --         ;                 ;
; 16       ; 18         ; 1        ; ^DCLK                   ; bidir  ;              ;         ; --         ;                 ;
; 17       ; 19         ; 1        ; *~ASDO~ / GND*          ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 18       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 19       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 20       ; 23         ; 1        ; Dig[2]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 21       ; 24         ; 1        ; Dig[3]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 22       ; 25         ; 1        ; Dig[4]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 23       ; 26         ; 1        ; Dig[5]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 24       ; 27         ; 1        ; Dig[6]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 25       ; 28         ; 1        ; Dig[7]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 26       ; 29         ; 4        ; ADCsCS                  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 27       ; 30         ; 4        ; ADCsSDO                 ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 28       ; 33         ; 4        ; ADCsSDI                 ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 29       ; 34         ; 4        ; ADCsClk                 ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 30       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 31       ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 32       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 33       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ;
; 34       ; 35         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 35       ; 36         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 36       ; 39         ; 4        ; DACsSync                ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 37       ; 40         ; 4        ; DACsData                ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 38       ; 44         ; 4        ; DACsClk                 ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 39       ; 45         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 40       ; 46         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 41       ; 49         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 42       ; 50         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 43       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 44       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ;
; 45       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 46       ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 47       ; 51         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 48       ; 52         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 49       ; 55         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 50       ; 56         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 51       ; 57         ; 3        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ;
; 52       ; 58         ; 3        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ;
; 53       ; 59         ; 3        ; DACfClk                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 54       ; 60         ; 3        ; DACf[0]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 55       ; 61         ; 3        ; DACf[1]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 56       ; 62         ; 3        ; DACf[2]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 57       ; 63         ; 3        ; DACf[3]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 58       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 59       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 60       ; 68         ; 3        ; ^CONF_DONE              ;        ;              ;         ; --         ;                 ;
; 61       ; 69         ; 3        ; ^nSTATUS                ;        ;              ;         ; --         ;                 ;
; 62       ; 70         ; 3        ; #TCK                    ; input  ;              ;         ; --         ;                 ;
; 63       ; 71         ; 3        ; #TMS                    ; input  ;              ;         ; --         ;                 ;
; 64       ; 72         ; 3        ; #TDO                    ; output ;              ;         ; --         ;                 ;
; 65       ; 73         ; 3        ; DACf[4]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 66       ; 75         ; 3        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ;
; 67       ; 77         ; 3        ; #TDI                    ; input  ;              ;         ; --         ;                 ;
; 68       ; 78         ; 3        ; DACf[5]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 69       ; 79         ; 3        ; DACf[6]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 70       ; 80         ; 3        ; DACf[7]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 71       ; 81         ; 3        ; DACf[8]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 72       ; 82         ; 3        ; DACf[9]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 73       ; 84         ; 3        ; DACf[10]                ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 74       ; 87         ; 3        ; DACf[11]                ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 75       ; 88         ; 3        ; USB[0]                  ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 76       ; 89         ; 2        ; USB[1]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 77       ; 90         ; 2        ; USB[2]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 78       ; 93         ; 2        ; USB[3]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 79       ; 94         ; 2        ; USB[4]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 80       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 81       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 82       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ;
; 83       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 84       ; 95         ; 2        ; USB[5]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 85       ; 96         ; 2        ; USB[6]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 86       ; 99         ; 2        ; USB[7]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 87       ; 100        ; 2        ; USB[8]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 88       ; 101        ; 2        ; USB[9]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 89       ; 105        ; 2        ; USB[10]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 90       ; 106        ; 2        ; USB[11]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 91       ; 109        ; 2        ; USB[12]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 92       ; 110        ; 2        ; USB[13]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 93       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ;
; 94       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 95       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 96       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 97       ; 111        ; 2        ; USB[14]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 98       ; 112        ; 2        ; USB[15]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 99       ; 115        ; 2        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 100      ; 116        ; 2        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                                       ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; |BarrierShaper                            ; 891 (6)     ; 303          ; 24576       ; 45   ; 0            ; 588 (6)      ; 131 (0)           ; 172 (0)          ; 148 (0)         ; |BarrierShaper                                                                                                                                            ;
;    |BS2:ADChandler|                       ; 367 (367)   ; 146          ; 0           ; 0    ; 0            ; 221 (221)    ; 64 (64)           ; 82 (82)          ; 12 (12)         ; |BarrierShaper|BS2:ADChandler                                                                                                                             ;
;    |BSSlow:inst|                          ; 57 (57)     ; 14           ; 0           ; 0    ; 0            ; 43 (43)      ; 5 (5)             ; 9 (9)            ; 12 (12)         ; |BarrierShaper|BSSlow:inst                                                                                                                                ;
;    |BSblock:ChrisBS|                      ; 461 (393)   ; 143          ; 0           ; 0    ; 0            ; 318 (250)    ; 62 (62)           ; 81 (81)          ; 124 (85)        ; |BarrierShaper|BSblock:ChrisBS                                                                                                                            ;
;       |lpm_divide:mod_rtl_0|              ; 68 (0)      ; 0            ; 0           ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 39 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0                                                                                                       ;
;          |lpm_divide_vdf:auto_generated|  ; 68 (0)      ; 0            ; 0           ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 39 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated                                                                         ;
;             |sign_div_unsign_uhg:divider| ; 68 (0)      ; 0            ; 0           ; 0    ; 0            ; 68 (0)       ; 0 (0)             ; 0 (0)            ; 39 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider                                             ;
;                |alt_u_div_tld:divider|    ; 68 (29)     ; 0            ; 0           ; 0    ; 0            ; 68 (29)      ; 0 (0)             ; 0 (0)            ; 39 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider                       ;
;                   |add_sub_me8:add_sub_2| ; 4 (4)       ; 0            ; 0           ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_me8:add_sub_2 ;
;                   |add_sub_ne8:add_sub_3| ; 5 (5)       ; 0            ; 0           ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_ne8:add_sub_3 ;
;                   |add_sub_oe8:add_sub_4| ; 6 (6)       ; 0            ; 0           ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_oe8:add_sub_4 ;
;                   |add_sub_pe8:add_sub_5| ; 7 (7)       ; 0            ; 0           ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_pe8:add_sub_5 ;
;                   |add_sub_qe8:add_sub_6| ; 8 (8)       ; 0            ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_qe8:add_sub_6 ;
;                   |add_sub_re8:add_sub_7| ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_re8:add_sub_7 ;
;    |lpm_ram_dq10:inst1|                   ; 0 (0)       ; 0            ; 24576       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq10:inst1                                                                                                                         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0            ; 24576       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq10:inst1|altsyncram:altsyncram_component                                                                                         ;
;          |altsyncram_h711:auto_generated| ; 0 (0)       ; 0            ; 24576       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq10:inst1|altsyncram:altsyncram_component|altsyncram_h711:auto_generated                                                          ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Clk      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ADCsSDO  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DACsClk  ; Output   ; --            ; --            ; --                    ; --  ;
; DACsData ; Output   ; --            ; --            ; --                    ; --  ;
; DACsSync ; Output   ; --            ; --            ; --                    ; --  ;
; DACfClk  ; Output   ; --            ; --            ; --                    ; --  ;
; ADCsClk  ; Output   ; --            ; --            ; --                    ; --  ;
; ADCsCS   ; Output   ; --            ; --            ; --                    ; --  ;
; ADCsSDI  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; USB[15]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[14]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[13]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[12]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[11]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[10]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[9]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[8]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[7]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[6]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[5]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[4]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[3]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[2]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[1]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[0]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; Clk                                          ;                   ;         ;
; ADCsSDO                                      ;                   ;         ;
;      - BS2:ADChandler|Port1[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[0]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[3]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[14]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[6]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[11]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[8]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[6]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[14]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[6]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[14]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[6]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[14]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[3]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[11]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[3]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[11]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[3]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[11]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[0]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[8]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[0]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[8]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[0]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[8]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[6]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[3]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[0]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[6]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[3]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[0]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[14]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[11]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[8]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[6]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[3]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[0]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[6]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[3]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[8]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[14]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[11]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[8]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[14]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[11]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[8]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[14]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[11]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[0]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[13]              ; 1                 ; ON      ;
; USB[15]                                      ;                   ;         ;
;      - Dig[0]                                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACf~1122             ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~492        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[0]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[17]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~493        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[1]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[18]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[2]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[19]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[3]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[20]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[4]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[21]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[5]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[22]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[6]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[23]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[7]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[24]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[8]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[25]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[9]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[26]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[10]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[27]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~198           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~199           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1539           ; 0                 ; ON      ;
;      - rtl~3                                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1542           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTwr                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1544           ; 0                 ; ON      ;
;      - rtl~275                               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~3          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1545           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1551           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1553           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~112      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[28]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[16]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[15]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[14]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[13]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[12]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[11]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|ADCMode               ; 0                 ; ON      ;
; USB[14]                                      ;                   ;         ;
;      - Dig[1]                                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACf~1122             ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~492        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[17]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~493        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[18]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[19]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[20]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[21]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[22]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[23]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[24]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[25]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[26]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[27]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~198           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~199           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1539           ; 0                 ; ON      ;
;      - rtl~3                                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1542           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTwr                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1544           ; 0                 ; ON      ;
;      - rtl~274                               ; 0                 ; ON      ;
;      - rtl~275                               ; 0                 ; ON      ;
;      - rtl~276                               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~3          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1545           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1553           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~112      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[28]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[16]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[15]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[14]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[13]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[12]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[11]               ; 0                 ; ON      ;
; USB[13]                                      ;                   ;         ;
;      - Dig[2]                                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACf~1122             ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~492        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[17]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~493        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[18]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[19]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[20]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[21]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[22]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[23]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[24]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[25]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[26]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[27]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~198           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~199           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1539           ; 0                 ; ON      ;
;      - rtl~3                                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1542           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTwr                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1544           ; 0                 ; ON      ;
;      - rtl~274                               ; 0                 ; ON      ;
;      - rtl~275                               ; 0                 ; ON      ;
;      - rtl~276                               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~3          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1545           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1553           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~112      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[28]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[16]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[15]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[14]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[13]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[12]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[11]               ; 0                 ; ON      ;
; USB[12]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACf~1122             ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~492        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~493        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~198           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~199           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1539           ; 0                 ; ON      ;
;      - rtl~3                                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1542           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTwr                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1544           ; 0                 ; ON      ;
;      - rtl~275                               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~3          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1545           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1553           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~112      ; 0                 ; ON      ;
; USB[11]                                      ;                   ;         ;
;      - BSblock:ChrisBS|FeedbackDACOutput[4]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[5]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[0]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[1]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[2]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[3]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[15]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[14] ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[15] ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[6]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[7]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[10] ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[11] ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[8]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[9]  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[12] ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackDACOutput[13] ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[11]         ; 0                 ; ON      ;
;      - rtl~273                               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[6]            ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[5]            ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[4]            ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[3]            ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[2]            ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[1]            ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[0]            ; 0                 ; ON      ;
;      - BSblock:ChrisBS|tc[7]~0               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1560           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1570           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1580           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1590           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1600           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1610           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1620           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1630           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[7]~8     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~113      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~0        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[11]      ; 0                 ; ON      ;
; USB[10]                                      ;                   ;         ;
;      - BSblock:ChrisBS|Ptr[10]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[10]         ; 0                 ; ON      ;
;      - BSblock:ChrisBS|tc[7]~259             ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[15]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[7]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[7]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[15]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[15]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[6]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port4[6]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[6]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[6]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1580           ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[4]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[4]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port2[12]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[12]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port2[4]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[4]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[12]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[3]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port4[3]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[3]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[3]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1610           ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[1]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[1]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port2[9]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[9]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port2[1]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[1]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[9]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[9]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[0]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port4[0]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[0]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[8]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[0]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[15]~0    ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[7]~8         ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~0        ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[14]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[10]      ; 0                 ; ON      ;
; USB[9]                                       ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[13]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[9]                ; 1                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[9]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|tc[7]~0               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[15]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[7]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[15]              ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~1570           ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[13]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[5]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[4]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port7[12]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[12]              ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~1600           ; 1                 ; ON      ;
;      - BS2:ADChandler|Port5[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port3[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port4[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[10]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[2]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[9]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port2[1]               ; 1                 ; ON      ;
;      - BS2:ADChandler|Port6[9]               ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~1630           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[7]~8     ; 1                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[15]~0    ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[7]~8         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~114      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[9]       ; 1                 ; ON      ;
; USB[8]                                       ;                   ;         ;
;      - BSblock:ChrisBS|Ptr[8]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[8]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[7]            ; 0                 ; ON      ;
;      - BSblock:ChrisBS|tc[7]~259             ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1560           ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[6]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port5[14]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port4[6]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port2[14]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[6]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[14]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[6]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[14]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[5]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port5[13]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[13]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port1[13]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[13]              ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1590           ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[3]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port5[11]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port4[3]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port2[11]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[3]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[11]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[3]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[11]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port5[10]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[10]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port1[10]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[2]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[10]              ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~1620           ; 0                 ; ON      ;
;      - BS2:ADChandler|Port7[0]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port5[8]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port4[0]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port2[8]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[0]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port3[8]               ; 0                 ; ON      ;
;      - BS2:ADChandler|Port6[8]               ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[15]~0    ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[7]~8         ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]~114      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[12]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[8]       ; 0                 ; ON      ;
; USB[7]                                       ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[11]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[7]                ; 1                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[7]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[15]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[7]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[7]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[15]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|tc[7]                 ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[7]       ; 1                 ; ON      ;
; USB[6]                                       ;                   ;         ;
;      - BSblock:ChrisBS|Ptr[6]                ; 1                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[6]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[6]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[14]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[6]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[14]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|tc[6]                 ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[10]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[6]       ; 1                 ; ON      ;
; USB[5]                                       ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[9]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[5]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[5]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|tc[5]                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[5]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[13]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[5]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[13]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[5]       ; 0                 ; ON      ;
; USB[4]                                       ;                   ;         ;
;      - BSblock:ChrisBS|Ptr[4]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[4]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|tc[4]                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[4]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[4]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[12]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[12]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[8]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[4]       ; 0                 ; ON      ;
; USB[3]                                       ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[7]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Ptr[3]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[3]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[3]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[11]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[3]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[11]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|tc[3]                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[3]       ; 0                 ; ON      ;
; USB[2]                                       ;                   ;         ;
;      - BSblock:ChrisBS|Ptr[2]                ; 1                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[2]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|tc[2]                 ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[2]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[10]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[2]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[10]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[6]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[2]       ; 1                 ; ON      ;
; USB[1]                                       ;                   ;         ;
;      - BSblock:ChrisBS|Ptr[1]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[1]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[1]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[9]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[1]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[9]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|tc[1]                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[5]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[1]       ; 0                 ; ON      ;
; USB[0]                                       ;                   ;         ;
;      - BSblock:ChrisBS|Ptr[0]                ; 0                 ; ON      ;
;      - BSblock:ChrisBS|LUTupdate[0]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[0]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Setpoint[8]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[0]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|FeedbackStep[8]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|tc[0]                 ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[4]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACSingleOut[0]       ; 0                 ; ON      ;
+----------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                               ;
+------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+
; Name                               ; Location      ; Fan-Out ; Usage                       ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+
; BS2:ADChandler|Port1[0]~31         ; LC_X15_Y4_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[10]~21        ; LC_X15_Y4_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[11]~20        ; LC_X16_Y3_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[12]~19        ; LC_X12_Y4_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[13]~18        ; LC_X15_Y5_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[14]~17        ; LC_X12_Y4_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[15]~16        ; LC_X10_Y1_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[1]~30         ; LC_X17_Y6_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[2]~29         ; LC_X15_Y4_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[3]~28         ; LC_X16_Y8_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[4]~27         ; LC_X15_Y5_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[5]~26         ; LC_X15_Y5_N9  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[6]~25         ; LC_X11_Y5_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[7]~24         ; LC_X17_Y3_N9  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[8]~23         ; LC_X15_Y4_N9  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[9]~22         ; LC_X17_Y6_N0  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[0]~31         ; LC_X9_Y9_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[10]~21        ; LC_X15_Y5_N3  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[11]~20        ; LC_X10_Y4_N3  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[12]~19        ; LC_X12_Y8_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[13]~18        ; LC_X9_Y2_N4   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[14]~17        ; LC_X9_Y2_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[15]~16        ; LC_X8_Y4_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[1]~30         ; LC_X15_Y7_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[2]~29         ; LC_X15_Y6_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[3]~28         ; LC_X9_Y8_N9   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[4]~27         ; LC_X11_Y10_N4 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[5]~26         ; LC_X15_Y6_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[6]~25         ; LC_X7_Y3_N6   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[7]~24         ; LC_X12_Y8_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[8]~23         ; LC_X16_Y8_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port2[9]~22         ; LC_X15_Y8_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[0]~31         ; LC_X17_Y7_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[10]~21        ; LC_X15_Y8_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[11]~20        ; LC_X15_Y5_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[12]~19        ; LC_X10_Y8_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[13]~18        ; LC_X7_Y10_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[14]~17        ; LC_X10_Y2_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[15]~16        ; LC_X8_Y4_N8   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[1]~30         ; LC_X15_Y7_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[2]~29         ; LC_X18_Y11_N4 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[3]~28         ; LC_X15_Y6_N0  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[4]~27         ; LC_X15_Y9_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[5]~26         ; LC_X6_Y10_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[6]~25         ; LC_X17_Y3_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[7]~24         ; LC_X15_Y9_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[8]~23         ; LC_X17_Y7_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port3[9]~22         ; LC_X11_Y6_N7  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[0]~31         ; LC_X15_Y9_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[10]~21        ; LC_X15_Y8_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[11]~20        ; LC_X12_Y4_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[12]~19        ; LC_X9_Y8_N4   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[13]~18        ; LC_X9_Y10_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[14]~17        ; LC_X11_Y3_N3  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[15]~16        ; LC_X8_Y3_N6   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[1]~30         ; LC_X16_Y3_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[2]~29         ; LC_X18_Y11_N9 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[3]~28         ; LC_X10_Y9_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[4]~27         ; LC_X5_Y10_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[5]~26         ; LC_X8_Y9_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[6]~25         ; LC_X10_Y2_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[7]~24         ; LC_X11_Y10_N6 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[8]~23         ; LC_X15_Y9_N9  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port4[9]~22         ; LC_X11_Y6_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[0]~31         ; LC_X17_Y6_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[10]~21        ; LC_X17_Y3_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[11]~20        ; LC_X10_Y10_N2 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[12]~19        ; LC_X10_Y4_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[13]~18        ; LC_X7_Y4_N4   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[14]~17        ; LC_X10_Y1_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[15]~16        ; LC_X7_Y3_N4   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[1]~30         ; LC_X16_Y3_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[2]~29         ; LC_X16_Y8_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[3]~28         ; LC_X11_Y5_N3  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[4]~27         ; LC_X15_Y5_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[5]~26         ; LC_X8_Y9_N4   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[6]~25         ; LC_X10_Y2_N9  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[7]~24         ; LC_X7_Y10_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[8]~23         ; LC_X17_Y6_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port5[9]~22         ; LC_X9_Y9_N8   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[0]~31         ; LC_X12_Y2_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[10]~21        ; LC_X15_Y8_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[11]~20        ; LC_X11_Y10_N2 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[12]~19        ; LC_X9_Y8_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[13]~18        ; LC_X7_Y4_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[14]~17        ; LC_X9_Y2_N5   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[15]~16        ; LC_X7_Y3_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[1]~30         ; LC_X16_Y3_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[2]~29         ; LC_X16_Y8_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[3]~28         ; LC_X11_Y5_N1  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[4]~27         ; LC_X7_Y5_N4   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[5]~26         ; LC_X7_Y4_N6   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[6]~25         ; LC_X8_Y7_N4   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[7]~24         ; LC_X7_Y9_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[8]~23         ; LC_X12_Y2_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port6[9]~22         ; LC_X10_Y4_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[0]~31         ; LC_X17_Y7_N9  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[10]~21        ; LC_X17_Y3_N7  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[11]~20        ; LC_X10_Y10_N6 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[12]~19        ; LC_X10_Y8_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[13]~18        ; LC_X7_Y10_N9  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[14]~17        ; LC_X11_Y3_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[15]~16        ; LC_X7_Y2_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[1]~30         ; LC_X15_Y6_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[2]~29         ; LC_X18_Y11_N8 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[3]~28         ; LC_X10_Y9_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[4]~27         ; LC_X7_Y5_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[5]~26         ; LC_X6_Y10_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[6]~25         ; LC_X10_Y2_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[7]~24         ; LC_X7_Y10_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[8]~23         ; LC_X11_Y5_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port7[9]~22         ; LC_X11_Y6_N0  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[0]~31         ; LC_X18_Y2_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[10]~21        ; LC_X16_Y3_N7  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[11]~20        ; LC_X11_Y10_N9 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[12]~19        ; LC_X9_Y8_N6   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[13]~18        ; LC_X8_Y9_N6   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[14]~17        ; LC_X11_Y3_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[15]~16        ; LC_X7_Y2_N6   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[1]~30         ; LC_X11_Y6_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[2]~29         ; LC_X18_Y11_N2 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[3]~28         ; LC_X10_Y9_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[4]~27         ; LC_X5_Y10_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[5]~26         ; LC_X6_Y10_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[6]~25         ; LC_X8_Y7_N2   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[7]~24         ; LC_X7_Y9_N4   ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[8]~23         ; LC_X18_Y2_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[9]~22         ; LC_X11_Y3_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|ADCClk             ; LC_X8_Y6_N2   ; 147     ; Clock                       ; yes    ; Global clock         ; GCLK3            ;
; BSblock:ChrisBS|Decoder~198        ; LC_X11_Y9_N8  ; 12      ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Decoder~199        ; LC_X11_Y9_N0  ; 13      ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Dig[0]             ; PIN_98        ; 47      ; Sync. clear, Sync. load     ; no     ; --                   ; --               ;
; BSblock:ChrisBS|FBCtr[7]~0         ; LC_X18_Y3_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|FeedbackStep[15]~0 ; LC_X16_Y6_N3  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|FeedbackStep[7]~8  ; LC_X16_Y9_N4  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|LUTwr              ; LC_X7_Y13_N0  ; 6       ; Write enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Select~1539        ; LC_X11_Y9_N7  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Select~1542        ; LC_X11_Y9_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Select~1543        ; LC_X7_Y13_N0  ; 12      ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Select~1544        ; LC_X7_Y13_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Select~1553        ; LC_X8_Y11_N3  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Setpoint[15]~0     ; LC_X16_Y9_N3  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Setpoint[7]~8      ; LC_X16_Y6_N7  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|reduce_nor~3       ; LC_X11_Y9_N2  ; 16      ; Clock enable, Output enable ; no     ; --                   ; --               ;
; BSblock:ChrisBS|tc[7]~0            ; LC_X16_Y9_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; Clk                                ; PIN_10        ; 165     ; Clock                       ; yes    ; Global clock         ; GCLK2            ;
; USB~4                              ; PIN_90        ; 39      ; Sync. load                  ; no     ; --                   ; --               ;
; rtl~273                            ; LC_X18_Y3_N1  ; 16      ; Clock enable                ; no     ; --                   ; --               ;
; rtl~275                            ; LC_X8_Y11_N2  ; 29      ; Clock enable                ; no     ; --                   ; --               ;
; rtl~3                              ; LC_X11_Y9_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
+------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                              ;
+------------------------+-------------+---------+----------------------+------------------+
; Name                   ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------+-------------+---------+----------------------+------------------+
; BSblock:ChrisBS|ADCClk ; LC_X8_Y6_N2 ; 147     ; Global clock         ; GCLK3            ;
; Clk                    ; PIN_10      ; 165     ; Global clock         ; GCLK2            ;
+------------------------+-------------+---------+----------------------+------------------+


+--------------------------------------------------+
; Non-Global High Fan-Out Signals                  ;
+----------------------------------------+---------+
; Name                                   ; Fan-Out ;
+----------------------------------------+---------+
; BS2:ADChandler|CurrentPort~790         ; 133     ;
; ADCsSDO                                ; 128     ;
; BS2:ADChandler|Ct[4]                   ; 52      ;
; BSblock:ChrisBS|Dig[0]                 ; 47      ;
; USB~7                                  ; 45      ;
; USB~5                                  ; 43      ;
; USB~6                                  ; 42      ;
; USB~4                                  ; 39      ;
; BSblock:ChrisBS|Dig[2]                 ; 36      ;
; BSblock:ChrisBS|Dig[1]                 ; 36      ;
; BS2:ADChandler|Decoder~90              ; 36      ;
; BS2:ADChandler|Decoder~93              ; 32      ;
; BS2:ADChandler|Decoder~92              ; 32      ;
; BS2:ADChandler|Decoder~91              ; 32      ;
; rtl~275                                ; 29      ;
; BS2:ADChandler|reduce_nor~9141         ; 24      ;
; BS2:ADChandler|Ct[1]                   ; 22      ;
; BSblock:ChrisBS|add~2141               ; 21      ;
; BSblock:ChrisBS|LessThan~1488          ; 19      ;
; BS2:ADChandler|Ct[3]                   ; 19      ;
; BSblock:ChrisBS|LessThan~1495          ; 18      ;
; BSblock:ChrisBS|LessThan~1494          ; 18      ;
; BSblock:ChrisBS|LessThan~1493          ; 18      ;
; BS2:ADChandler|Ct[2]                   ; 18      ;
; BSblock:ChrisBS|LessThan~1497          ; 17      ;
; BSblock:ChrisBS|add~2056               ; 17      ;
; BSblock:ChrisBS|ADCMode                ; 17      ;
; BS2:ADChandler|reduce_nor~9142         ; 16      ;
; BS2:ADChandler|reduce_nor~9139         ; 16      ;
; BS2:ADChandler|reduce_nor~9137         ; 16      ;
; BS2:ADChandler|reduce_nor~9136         ; 16      ;
; BS2:ADChandler|reduce_nor~9135         ; 16      ;
; BSblock:ChrisBS|reduce_nor~3           ; 16      ;
; rtl~273                                ; 16      ;
; BSblock:ChrisBS|always0~114            ; 16      ;
; BSblock:ChrisBS|reduce_nor~499         ; 16      ;
; BSblock:ChrisBS|FeedbackDACOutput~1781 ; 16      ;
; BSblock:ChrisBS|reduce_nor~492         ; 16      ;
; USB~3                                  ; 15      ;
; BS2:ADChandler|Ct~1070                 ; 15      ;
; BS2:ADChandler|reduce_nor~9138         ; 15      ;
; BSblock:ChrisBS|LessThan~1487          ; 15      ;
; BSSlow:inst|add~275                    ; 14      ;
; BSblock:ChrisBS|Decoder~199            ; 13      ;
; BSblock:ChrisBS|Select~1543            ; 12      ;
; BSblock:ChrisBS|Decoder~198            ; 12      ;
; BSblock:ChrisBS|ADCTrigger             ; 12      ;
; BSblock:ChrisBS|DACf~1122              ; 12      ;
; BS2:ADChandler|reduce_nor~9144         ; 11      ;
; BSblock:ChrisBS|reduce_nor~493         ; 11      ;
+----------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+---------------------+------+------+----------------------------------------------------------------------------+
; Name                                                                                         ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                   ;
+----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+---------------------+------+------+----------------------------------------------------------------------------+
; lpm_ram_dq10:inst1|altsyncram:altsyncram_component|altsyncram_h711:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; 2048         ; 12           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 24576 ; 24576               ; 6    ; None ; M4K_X13_Y11, M4K_X13_Y9, M4K_X13_Y13, M4K_X13_Y12, M4K_X13_Y10, M4K_X13_Y8 ;
+----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+---------------------+------+------+----------------------------------------------------------------------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 885 / 8,840 ( 10 % )    ;
; Direct links               ; 236 / 11,506 ( 2 % )    ;
; Global clocks              ; 2 / 8 ( 25 % )          ;
; LAB clocks                 ; 40 / 156 ( 25 % )       ;
; LUT chains                 ; 67 / 2,619 ( 2 % )      ;
; Local interconnects        ; 1,709 / 11,506 ( 14 % ) ;
; M4K buffers                ; 12 / 468 ( 2 % )        ;
; R4s                        ; 807 / 7,520 ( 10 % )    ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 6.10) ; Number of LABs  (Total = 146) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 8                             ;
; 2                                          ; 24                            ;
; 3                                          ; 6                             ;
; 4                                          ; 16                            ;
; 5                                          ; 12                            ;
; 6                                          ; 15                            ;
; 7                                          ; 8                             ;
; 8                                          ; 6                             ;
; 9                                          ; 11                            ;
; 10                                         ; 40                            ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.45) ; Number of LABs  (Total = 146) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 110                           ;
; 1 Clock enable                     ; 49                            ;
; 1 Sync. clear                      ; 4                             ;
; 1 Sync. load                       ; 10                            ;
; 2 Clock enables                    ; 29                            ;
; 2 Clocks                           ; 9                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 6.21) ; Number of LABs  (Total = 146) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 0                             ;
; 1                                           ; 8                             ;
; 2                                           ; 22                            ;
; 3                                           ; 8                             ;
; 4                                           ; 16                            ;
; 5                                           ; 12                            ;
; 6                                           ; 13                            ;
; 7                                           ; 9                             ;
; 8                                           ; 7                             ;
; 9                                           ; 9                             ;
; 10                                          ; 38                            ;
; 11                                          ; 2                             ;
; 12                                          ; 0                             ;
; 13                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.61) ; Number of LABs  (Total = 146) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 29                            ;
; 2                                               ; 22                            ;
; 3                                               ; 19                            ;
; 4                                               ; 12                            ;
; 5                                               ; 9                             ;
; 6                                               ; 13                            ;
; 7                                               ; 9                             ;
; 8                                               ; 7                             ;
; 9                                               ; 8                             ;
; 10                                              ; 17                            ;
; 11                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 11.41) ; Number of LABs  (Total = 146) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 7                             ;
; 4                                            ; 5                             ;
; 5                                            ; 2                             ;
; 6                                            ; 6                             ;
; 7                                            ; 7                             ;
; 8                                            ; 12                            ;
; 9                                            ; 19                            ;
; 10                                           ; 13                            ;
; 11                                           ; 14                            ;
; 12                                           ; 7                             ;
; 13                                           ; 8                             ;
; 14                                           ; 6                             ;
; 15                                           ; 3                             ;
; 16                                           ; 7                             ;
; 17                                           ; 7                             ;
; 18                                           ; 6                             ;
; 19                                           ; 3                             ;
; 20                                           ; 9                             ;
; 21                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.0 Build 168 06/22/2005 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Sep 19 16:00:06 2005
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off BarrierShaper -c BarrierShaper
Info: Selected device EP1C3T100C6 for design "BarrierShaper"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources.
Info: Automatically promoted some destinations of signal "Clk" to use Global clock in PIN 10
    Info: Destination "DACfClk" may be non-global or may not use global clock
    Info: Destination "DACsClk" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "BSblock:ChrisBS|ADCClk" to use Global clock
    Info: Destination "BSblock:ChrisBS|ADCClk" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is register to register delay of 25.771 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X23_Y6; Fanout = 3; REG Node = 'BSblock:ChrisBS|FBCtr[1]'
    Info: 2: + IC(0.534 ns) + CELL(0.443 ns) = 0.977 ns; Loc. = LAB_X22_Y6; Fanout = 2; COMB Node = 'BSblock:ChrisBS|add~2018COUT1_2392'
    Info: 3: + IC(0.000 ns) + CELL(0.062 ns) = 1.039 ns; Loc. = LAB_X22_Y6; Fanout = 2; COMB Node = 'BSblock:ChrisBS|add~2028COUT1_2394'
    Info: 4: + IC(0.000 ns) + CELL(0.062 ns) = 1.101 ns; Loc. = LAB_X22_Y6; Fanout = 2; COMB Node = 'BSblock:ChrisBS|add~2023COUT1_2395'
    Info: 5: + IC(0.000 ns) + CELL(0.199 ns) = 1.300 ns; Loc. = LAB_X22_Y6; Fanout = 3; COMB Node = 'BSblock:ChrisBS|add~2038'
    Info: 6: + IC(0.000 ns) + CELL(0.523 ns) = 1.823 ns; Loc. = LAB_X22_Y6; Fanout = 3; COMB Node = 'BSblock:ChrisBS|add~2041'
    Info: 7: + IC(0.464 ns) + CELL(0.088 ns) = 2.375 ns; Loc. = LAB_X22_Y6; Fanout = 1; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|StageOut[8]~3417'
    Info: 8: + IC(0.742 ns) + CELL(0.340 ns) = 3.457 ns; Loc. = LAB_X21_Y9; Fanout = 4; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|StageOut[8]~3418'
    Info: 9: + IC(0.303 ns) + CELL(0.443 ns) = 4.203 ns; Loc. = LAB_X21_Y9; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_me8:add_sub_2|add_sub_cella[0]~61COUT1_69'
    Info: 10: + IC(0.000 ns) + CELL(0.062 ns) = 4.265 ns; Loc. = LAB_X21_Y9; Fanout = 1; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_me8:add_sub_2|add_sub_cella[0]~56COUT1_71'
    Info: 11: + IC(0.000 ns) + CELL(0.468 ns) = 4.733 ns; Loc. = LAB_X21_Y9; Fanout = 3; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_me8:add_sub_2|add_sub_cella[0]~49'
    Info: 12: + IC(0.458 ns) + CELL(0.225 ns) = 5.416 ns; Loc. = LAB_X22_Y9; Fanout = 4; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|StageOut[16]~3400'
    Info: 13: + IC(0.303 ns) + CELL(0.443 ns) = 6.162 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_ne8:add_sub_3|add_sub_cella[0]~55COUT1_84'
    Info: 14: + IC(0.000 ns) + CELL(0.062 ns) = 6.224 ns; Loc. = LAB_X22_Y9; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_ne8:add_sub_3|add_sub_cella[0]~75COUT1_86'
    Info: 15: + IC(0.000 ns) + CELL(0.062 ns) = 6.286 ns; Loc. = LAB_X22_Y9; Fanout = 1; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_ne8:add_sub_3|add_sub_cella[0]~70COUT1_88'
    Info: 16: + IC(0.000 ns) + CELL(0.468 ns) = 6.754 ns; Loc. = LAB_X22_Y9; Fanout = 4; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_ne8:add_sub_3|add_sub_cella[0]~58'
    Info: 17: + IC(0.458 ns) + CELL(0.225 ns) = 7.437 ns; Loc. = LAB_X23_Y9; Fanout = 4; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|StageOut[24]~3405'
    Info: 18: + IC(0.303 ns) + CELL(0.443 ns) = 8.183 ns; Loc. = LAB_X23_Y9; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_oe8:add_sub_4|add_sub_cella[0]~79COUT1_99'
    Info: 19: + IC(0.000 ns) + CELL(0.062 ns) = 8.245 ns; Loc. = LAB_X23_Y9; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_oe8:add_sub_4|add_sub_cella[0]~74COUT1_100'
    Info: 20: + IC(0.000 ns) + CELL(0.199 ns) = 8.444 ns; Loc. = LAB_X23_Y9; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_oe8:add_sub_4|add_sub_cella[0]~89'
    Info: 21: + IC(0.000 ns) + CELL(0.523 ns) = 8.967 ns; Loc. = LAB_X23_Y9; Fanout = 5; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_oe8:add_sub_4|add_sub_cella[0]~67'
    Info: 22: + IC(0.286 ns) + CELL(0.225 ns) = 9.478 ns; Loc. = LAB_X23_Y9; Fanout = 4; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|StageOut[32]~3395'
    Info: 23: + IC(0.848 ns) + CELL(0.443 ns) = 10.769 ns; Loc. = LAB_X24_Y8; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_pe8:add_sub_5|add_sub_cella[0]~73COUT1_114'
    Info: 24: + IC(0.000 ns) + CELL(0.062 ns) = 10.831 ns; Loc. = LAB_X24_Y8; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_pe8:add_sub_5|add_sub_cella[0]~93COUT1_115'
    Info: 25: + IC(0.000 ns) + CELL(0.199 ns) = 11.030 ns; Loc. = LAB_X24_Y8; Fanout = 3; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_pe8:add_sub_5|add_sub_cella[0]~88'
    Info: 26: + IC(0.000 ns) + CELL(0.523 ns) = 11.553 ns; Loc. = LAB_X24_Y8; Fanout = 6; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_pe8:add_sub_5|add_sub_cella[0]~76'
    Info: 27: + IC(0.458 ns) + CELL(0.225 ns) = 12.236 ns; Loc. = LAB_X23_Y8; Fanout = 4; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|StageOut[40]~3398'
    Info: 28: + IC(0.476 ns) + CELL(0.443 ns) = 13.155 ns; Loc. = LAB_X22_Y8; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_qe8:add_sub_6|add_sub_cella[0]~97COUT1_129'
    Info: 29: + IC(0.000 ns) + CELL(0.062 ns) = 13.217 ns; Loc. = LAB_X22_Y8; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_qe8:add_sub_6|add_sub_cella[0]~92COUT1_131'
    Info: 30: + IC(0.000 ns) + CELL(0.062 ns) = 13.279 ns; Loc. = LAB_X22_Y8; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_qe8:add_sub_6|add_sub_cella[0]~107COUT1_132'
    Info: 31: + IC(0.000 ns) + CELL(0.199 ns) = 13.478 ns; Loc. = LAB_X22_Y8; Fanout = 3; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_qe8:add_sub_6|add_sub_cella[0]~102'
    Info: 32: + IC(0.000 ns) + CELL(0.523 ns) = 14.001 ns; Loc. = LAB_X22_Y8; Fanout = 7; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_qe8:add_sub_6|add_sub_cella[0]~85'
    Info: 33: + IC(0.458 ns) + CELL(0.225 ns) = 14.684 ns; Loc. = LAB_X21_Y8; Fanout = 5; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|StageOut[48]~3394'
    Info: 34: + IC(0.874 ns) + CELL(0.443 ns) = 16.001 ns; Loc. = LAB_X22_Y5; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_re8:add_sub_7|add_sub_cella[0]~143COUT1_161'
    Info: 35: + IC(0.000 ns) + CELL(0.062 ns) = 16.063 ns; Loc. = LAB_X22_Y5; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_re8:add_sub_7|add_sub_cella[0]~138COUT1_163'
    Info: 36: + IC(0.000 ns) + CELL(0.468 ns) = 16.531 ns; Loc. = LAB_X22_Y5; Fanout = 1; COMB Node = 'BSblock:ChrisBS|lpm_divide:mod_rtl_0|lpm_divide_vdf:auto_generated|sign_div_unsign_uhg:divider|alt_u_div_tld:divider|add_sub_re8:add_sub_7|add_sub_cella[0]~131'
    Info: 37: + IC(0.057 ns) + CELL(0.454 ns) = 17.042 ns; Loc. = LAB_X22_Y5; Fanout = 2; COMB Node = 'BSblock:ChrisBS|reduce_nor~495'
    Info: 38: + IC(0.595 ns) + CELL(0.088 ns) = 17.725 ns; Loc. = LAB_X21_Y5; Fanout = 1; COMB Node = 'BSblock:ChrisBS|reduce_nor~496'
    Info: 39: + IC(0.423 ns) + CELL(0.088 ns) = 18.236 ns; Loc. = LAB_X21_Y5; Fanout = 1; COMB Node = 'BSblock:ChrisBS|reduce_nor~497'
    Info: 40: + IC(0.057 ns) + CELL(0.454 ns) = 18.747 ns; Loc. = LAB_X21_Y5; Fanout = 1; COMB Node = 'BSblock:ChrisBS|reduce_nor~498'
    Info: 41: + IC(0.057 ns) + CELL(0.454 ns) = 19.258 ns; Loc. = LAB_X21_Y5; Fanout = 16; COMB Node = 'BSblock:ChrisBS|reduce_nor~499'
    Info: 42: + IC(0.909 ns) + CELL(0.088 ns) = 20.255 ns; Loc. = LAB_X19_Y5; Fanout = 5; COMB Node = 'BSblock:ChrisBS|FeedbackDACOutput~1786'
    Info: 43: + IC(0.476 ns) + CELL(0.443 ns) = 21.174 ns; Loc. = LAB_X20_Y5; Fanout = 2; COMB Node = 'BSblock:ChrisBS|add~2183COUT1_2447'
    Info: 44: + IC(0.000 ns) + CELL(0.062 ns) = 21.236 ns; Loc. = LAB_X20_Y5; Fanout = 2; COMB Node = 'BSblock:ChrisBS|add~2078COUT1_2449'
    Info: 45: + IC(0.000 ns) + CELL(0.199 ns) = 21.435 ns; Loc. = LAB_X20_Y5; Fanout = 6; COMB Node = 'BSblock:ChrisBS|add~2083'
    Info: 46: + IC(0.000 ns) + CELL(0.523 ns) = 21.958 ns; Loc. = LAB_X20_Y5; Fanout = 2; COMB Node = 'BSblock:ChrisBS|add~2086'
    Info: 47: + IC(0.831 ns) + CELL(0.225 ns) = 23.014 ns; Loc. = LAB_X19_Y4; Fanout = 2; COMB Node = 'BSblock:ChrisBS|LessThan~1484'
    Info: 48: + IC(0.057 ns) + CELL(0.454 ns) = 23.525 ns; Loc. = LAB_X19_Y4; Fanout = 1; COMB Node = 'BSblock:ChrisBS|LessThan~1485'
    Info: 49: + IC(0.171 ns) + CELL(0.340 ns) = 24.036 ns; Loc. = LAB_X19_Y4; Fanout = 15; COMB Node = 'BSblock:ChrisBS|LessThan~1487'
    Info: 50: + IC(0.968 ns) + CELL(0.088 ns) = 25.092 ns; Loc. = LAB_X19_Y5; Fanout = 1; COMB Node = 'BSblock:ChrisBS|FeedbackDACOutput~1785'
    Info: 51: + IC(0.212 ns) + CELL(0.467 ns) = 25.771 ns; Loc. = LAB_X19_Y5; Fanout = 5; REG Node = 'BSblock:ChrisBS|FeedbackDACOutput[5]'
    Info: Total cell delay = 13.993 ns ( 54.30 % )
    Info: Total interconnect delay = 11.778 ns ( 45.70 % )
Info: Fitter placement operations ending: elapsed time is 00:00:07
Info: Fitter routing operations beginning
Info: Average interconnect usage is 11% of the available device resources. Peak interconnect usage is 11%.
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements
Warning: The following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin USB[15] has a permanently enabled output enable
    Info: Pin USB[14] has a permanently enabled output enable
    Info: Pin USB[13] has a permanently enabled output enable
    Info: Pin USB[12] has a permanently enabled output enable
    Info: Pin USB[11] has a permanently enabled output enable
    Info: Pin USB[10] has a permanently enabled output enable
    Info: Pin USB[9] has a permanently enabled output enable
    Info: Pin USB[8] has a permanently enabled output enable
Warning: The following 13 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin Dig[7] has GND driving its datain port
    Info: Pin Dig[6] has GND driving its datain port
    Info: Pin Dig[5] has GND driving its datain port
    Info: Pin Dig[4] has GND driving its datain port
    Info: Pin Dig[3] has GND driving its datain port
    Info: Pin USB[15] has VCC driving its datain port
    Info: Pin USB[14] has VCC driving its datain port
    Info: Pin USB[13] has VCC driving its datain port
    Info: Pin USB[12] has VCC driving its datain port
    Info: Pin USB[11] has VCC driving its datain port
    Info: Pin USB[10] has VCC driving its datain port
    Info: Pin USB[9] has VCC driving its datain port
    Info: Pin USB[8] has VCC driving its datain port
Info: The following groups of pins have the same output enable
    Info: The following pins have the same output enable: BSblock:ChrisBS|reduce_nor~3
        Info: Type bidirectional pin USB[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[0] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Mon Sep 19 16:00:27 2005
    Info: Elapsed time: 00:00:21


