Fitter report for BarrierShaper
Wed Sep 28 15:28:57 2005
Version 5.0 Build 168 06/22/2005 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Fitter Equations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Output Pin Default Load For Reported TCO
 14. Fitter Resource Utilization by Entity
 15. Delay Chain Summary
 16. Pad To Core Delay Chain Fanout
 17. Control Signals
 18. Global & Other Fast Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Wed Sep 28 15:28:57 2005        ;
; Quartus II Version    ; 5.0 Build 168 06/22/2005 SP 1 SJ Web Edition ;
; Revision Name         ; BarrierShaper                                ;
; Top-level Entity Name ; BarrierShaper                                ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C3T100C6                                  ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 2,730 / 2,910 ( 93 % )                       ;
; Total pins            ; 45 / 65 ( 69 % )                             ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 36,864 / 59,904 ( 61 % )                     ;
; Total PLLs            ; 0 / 1 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                      ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Option                                             ; Setting                        ; Default Value                  ;
+----------------------------------------------------+--------------------------------+--------------------------------+
; Device                                             ; EP1C3T100C6                    ;                                ;
; Use smart compilation                              ; On                             ; Off                            ;
; Auto Packed Registers -- Cyclone                   ; Minimize Area                  ; Auto                           ;
; Fitter Effort                                      ; Standard Fit                   ; Auto Fit                       ;
; Placement Effort Multiplier                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Fast-Corner Timing                        ; Off                            ; Off                            ;
; Optimize Timing                                    ; Normal compilation             ; Normal compilation             ;
; Optimize IOC Register Placement for Timing         ; On                             ; On                             ;
; Limit to One Fitting Attempt                       ; Off                            ; Off                            ;
; Final Placement Optimizations                      ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                      ; 1                              ; 1                              ;
; Slow Slew Rate                                     ; Off                            ; Off                            ;
; PCI I/O                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                 ; Off                            ; Off                            ;
; Auto Delay Chains                                  ; On                             ; On                             ;
; Auto Merge PLLs                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic ; Off                            ; Off                            ;
; Perform Register Duplication                       ; Off                            ; Off                            ;
; Perform Register Retiming                          ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication           ; Auto                           ; Auto                           ;
; Auto Register Duplication                          ; Off                            ; Off                            ;
; Auto Global Clock                                  ; On                             ; On                             ;
; Auto Global Register Control Signals               ; On                             ; On                             ;
+----------------------------------------------------+--------------------------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Fitter Device Options                                                                  ;
+----------------------------------------------+-----------------------------------------+
; Option                                       ; Setting                                 ;
+----------------------------------------------+-----------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                     ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                     ;
; Enable device-wide output enable (DEV_OE)    ; Off                                     ;
; Enable INIT_DONE output                      ; On                                      ;
; Configuration scheme                         ; Active Serial                           ;
; Error detection CRC                          ; Off                                     ;
; Reserve ASDO pin after configuration.        ; As output driving an unspecified signal ;
; Reserve all unused pins                      ; As output driving ground                ;
; Base pin-out file on sameframe device        ; Off                                     ;
+----------------------------------------------+-----------------------------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in E:/Chris/FPGA Thing/ADCs Rock/Board 2 (TOP)/Board 2 (TOP)/Project/BarrierShaper.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Chris/FPGA Thing/ADCs Rock/Board 2 (TOP)/Board 2 (TOP)/Project/BarrierShaper.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 2,730 / 2,910 ( 93 % )   ;
;     -- Combinational with no register       ; 2504                     ;
;     -- Register only                        ; 0                        ;
;     -- Combinational with a register        ; 226                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 994                      ;
;     -- 3 input functions                    ; 1370                     ;
;     -- 2 input functions                    ; 339                      ;
;     -- 1 input functions                    ; 27                       ;
;     -- 0 input functions                    ; 0                        ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1396                     ;
;     -- arithmetic mode                      ; 1334                     ;
;     -- qfbk mode                            ; 35                       ;
;     -- register cascade mode                ; 0                        ;
;     -- synchronous clear/load mode          ; 84                       ;
;     -- asynchronous clear/load mode         ; 0                        ;
;                                             ;                          ;
; Total LABs                                  ; 284 / 291 ( 97 % )       ;
; Logic elements in carry chains              ; 1412                     ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 45 / 65 ( 69 % )         ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )           ;
; Global signals                              ; 2                        ;
; M4Ks                                        ; 9 / 13 ( 69 % )          ;
; Total memory bits                           ; 36,864 / 59,904 ( 61 % ) ;
; Total RAM block bits                        ; 41,472 / 59,904 ( 69 % ) ;
; Global clocks                               ; 2 / 8 ( 25 % )           ;
; Maximum fan-out node                        ; Clk                      ;
; Maximum fan-out                             ; 188                      ;
; Total fan-out                               ; 10272                    ;
; Average fan-out                             ; 3.69                     ;
+---------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADCsSDO ; 27    ; 4        ; 2            ; 0            ; 0           ; 32                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
; Clk     ; 10    ; 1        ; 0            ; 8            ; 2           ; 188                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; LVTTL        ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                       ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; ADCsCS   ; 26    ; 4        ; 2            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ADCsClk  ; 29    ; 4        ; 6            ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; ADCsSDI  ; 28    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACfClk  ; 53    ; 3        ; 27           ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[0]  ; 54    ; 3        ; 27           ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[10] ; 73    ; 3        ; 27           ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[11] ; 74    ; 3        ; 27           ; 13           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[1]  ; 55    ; 3        ; 27           ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[2]  ; 56    ; 3        ; 27           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[3]  ; 57    ; 3        ; 27           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[4]  ; 65    ; 3        ; 27           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[5]  ; 68    ; 3        ; 27           ; 8            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[6]  ; 69    ; 3        ; 27           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[7]  ; 70    ; 3        ; 27           ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[8]  ; 71    ; 3        ; 27           ; 10           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACf[9]  ; 72    ; 3        ; 27           ; 10           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACsClk  ; 38    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACsData ; 37    ; 4        ; 12           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; DACsSync ; 36    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[0]   ; 4     ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[1]   ; 5     ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[2]   ; 20    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[3]   ; 21    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[4]   ; 22    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[5]   ; 23    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[6]   ; 24    ; 1        ; 0            ; 1            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; Dig[7]   ; 25    ; 1        ; 0            ; 1            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load        ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+
; USB[0]  ; 75    ; 3        ; 27           ; 13           ; 0           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[10] ; 89    ; 2        ; 12           ; 14           ; 2           ; 16                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[11] ; 90    ; 2        ; 10           ; 14           ; 0           ; 14                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[12] ; 91    ; 2        ; 8            ; 14           ; 1           ; 24                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[13] ; 92    ; 2        ; 8            ; 14           ; 2           ; 18                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[14] ; 97    ; 2        ; 6            ; 14           ; 0           ; 12                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[15] ; 98    ; 2        ; 6            ; 14           ; 1           ; 9                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[1]  ; 76    ; 2        ; 26           ; 14           ; 0           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[2]  ; 77    ; 2        ; 26           ; 14           ; 1           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[3]  ; 78    ; 2        ; 22           ; 14           ; 0           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[4]  ; 79    ; 2        ; 22           ; 14           ; 1           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[5]  ; 84    ; 2        ; 20           ; 14           ; 0           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[6]  ; 85    ; 2        ; 20           ; 14           ; 1           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[7]  ; 86    ; 2        ; 18           ; 14           ; 1           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; no         ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[8]  ; 87    ; 2        ; 16           ; 14           ; 0           ; 21                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
; USB[9]  ; 88    ; 2        ; 16           ; 14           ; 1           ; 25                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no             ; no              ; yes        ; no       ; Off          ; LVTTL        ; 24mA             ; Off         ; User                 ; Unspecified ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 14 ( 85 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 17 ( 88 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 17 ( 82 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 17 ( 41 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                            ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage          ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+
; 1        ; 0          ; 1        ; *~INIT_DONE~ / RESERVED ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 2        ; 1          ; 1        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ;
; 3        ; 2          ; 1        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ;
; 4        ; 4          ; 1        ; Dig[0]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 5        ; 8          ; 1        ; Dig[1]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 6        ; 9          ; 1        ; *~nCSO~ / GND*          ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 7        ; 10         ; 1        ; ^DATA0                  ; input  ;              ;         ; --         ;                 ;
; 8        ; 11         ; 1        ; ^nCONFIG                ;        ;              ;         ; --         ;                 ;
; 9        ;            ;          ; VCCA_PLL1               ; power  ;              ; 1.5V    ; --         ;                 ;
; 10       ; 12         ; 1        ; Clk                     ; input  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 11       ;            ;          ; GNDA_PLL1               ; gnd    ;              ;         ; --         ;                 ;
; 12       ; 14         ; 1        ; ^nCEO                   ;        ;              ;         ; --         ;                 ;
; 13       ; 15         ; 1        ; ^nCE                    ;        ;              ;         ; --         ;                 ;
; 14       ; 16         ; 1        ; ^MSEL0                  ;        ;              ;         ; --         ;                 ;
; 15       ; 17         ; 1        ; ^MSEL1                  ;        ;              ;         ; --         ;                 ;
; 16       ; 18         ; 1        ; ^DCLK                   ; bidir  ;              ;         ; --         ;                 ;
; 17       ; 19         ; 1        ; *~ASDO~ / GND*          ; output ; LVTTL        ;         ; Row I/O    ; N               ;
; 18       ;            ; 1        ; VCCIO1                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 19       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 20       ; 23         ; 1        ; Dig[2]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 21       ; 24         ; 1        ; Dig[3]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 22       ; 25         ; 1        ; Dig[4]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 23       ; 26         ; 1        ; Dig[5]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 24       ; 27         ; 1        ; Dig[6]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 25       ; 28         ; 1        ; Dig[7]                  ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 26       ; 29         ; 4        ; ADCsCS                  ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 27       ; 30         ; 4        ; ADCsSDO                 ; input  ; LVTTL        ;         ; Column I/O ; Y               ;
; 28       ; 33         ; 4        ; ADCsSDI                 ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 29       ; 34         ; 4        ; ADCsClk                 ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 30       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 31       ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 32       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 33       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ;
; 34       ; 35         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 35       ; 36         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 36       ; 39         ; 4        ; DACsSync                ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 37       ; 40         ; 4        ; DACsData                ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 38       ; 44         ; 4        ; DACsClk                 ; output ; LVTTL        ;         ; Column I/O ; Y               ;
; 39       ; 45         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 40       ; 46         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 41       ; 49         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 42       ; 50         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 43       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 44       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ;
; 45       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 46       ;            ; 4        ; VCCIO4                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 47       ; 51         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 48       ; 52         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 49       ; 55         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 50       ; 56         ; 4        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 51       ; 57         ; 3        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ;
; 52       ; 58         ; 3        ; GND*                    ;        ;              ;         ; Row I/O    ;                 ;
; 53       ; 59         ; 3        ; DACfClk                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 54       ; 60         ; 3        ; DACf[0]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 55       ; 61         ; 3        ; DACf[1]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 56       ; 62         ; 3        ; DACf[2]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 57       ; 63         ; 3        ; DACf[3]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 58       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 59       ;            ; 3        ; VCCIO3                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 60       ; 68         ; 3        ; ^CONF_DONE              ;        ;              ;         ; --         ;                 ;
; 61       ; 69         ; 3        ; ^nSTATUS                ;        ;              ;         ; --         ;                 ;
; 62       ; 70         ; 3        ; #TCK                    ; input  ;              ;         ; --         ;                 ;
; 63       ; 71         ; 3        ; #TMS                    ; input  ;              ;         ; --         ;                 ;
; 64       ; 72         ; 3        ; #TDO                    ; output ;              ;         ; --         ;                 ;
; 65       ; 73         ; 3        ; DACf[4]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 66       ; 75         ; 3        ; GND+                    ;        ;              ;         ; Row I/O    ;                 ;
; 67       ; 77         ; 3        ; #TDI                    ; input  ;              ;         ; --         ;                 ;
; 68       ; 78         ; 3        ; DACf[5]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 69       ; 79         ; 3        ; DACf[6]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 70       ; 80         ; 3        ; DACf[7]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 71       ; 81         ; 3        ; DACf[8]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 72       ; 82         ; 3        ; DACf[9]                 ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 73       ; 84         ; 3        ; DACf[10]                ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 74       ; 87         ; 3        ; DACf[11]                ; output ; LVTTL        ;         ; Row I/O    ; Y               ;
; 75       ; 88         ; 3        ; USB[0]                  ; bidir  ; LVTTL        ;         ; Row I/O    ; Y               ;
; 76       ; 89         ; 2        ; USB[1]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 77       ; 90         ; 2        ; USB[2]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 78       ; 93         ; 2        ; USB[3]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 79       ; 94         ; 2        ; USB[4]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 80       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 81       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 82       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ;
; 83       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 84       ; 95         ; 2        ; USB[5]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 85       ; 96         ; 2        ; USB[6]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 86       ; 99         ; 2        ; USB[7]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 87       ; 100        ; 2        ; USB[8]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 88       ; 101        ; 2        ; USB[9]                  ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 89       ; 105        ; 2        ; USB[10]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 90       ; 106        ; 2        ; USB[11]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 91       ; 109        ; 2        ; USB[12]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 92       ; 110        ; 2        ; USB[13]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 93       ;            ;          ; VCCINT                  ; power  ;              ; 1.5V    ; --         ;                 ;
; 94       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 95       ;            ; 2        ; VCCIO2                  ; power  ;              ; 3.3V    ; --         ;                 ;
; 96       ;            ;          ; GND                     ; gnd    ;              ;         ; --         ;                 ;
; 97       ; 111        ; 2        ; USB[14]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 98       ; 112        ; 2        ; USB[15]                 ; bidir  ; LVTTL        ;         ; Column I/O ; Y               ;
; 99       ; 115        ; 2        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
; 100      ; 116        ; 2        ; GND*                    ;        ;              ;         ; Column I/O ;                 ;
+----------+------------+----------+-------------------------+--------+--------------+---------+------------+-----------------+


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; LVTTL               ; 10 pF ; Not Available                      ;
; LVCMOS              ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 30 pF ; (See SSTL-2)                       ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Compilation Hierarchy Node                                 ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Full Hierarchy Name                                                                                                                                                                                                                     ;
+------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |BarrierShaper                                             ; 2730 (0)    ; 226          ; 36864       ; 45   ; 0            ; 2504 (0)     ; 1 (0)             ; 225 (0)          ; 1412 (0)        ; |BarrierShaper                                                                                                                                                                                                                          ;
;    |BS2:ADChandler|                                        ; 125 (125)   ; 48           ; 0           ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 48 (48)          ; 10 (10)         ; |BarrierShaper|BS2:ADChandler                                                                                                                                                                                                           ;
;    |BSSlow:inst|                                           ; 65 (65)     ; 14           ; 0           ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 14 (14)          ; 12 (12)         ; |BarrierShaper|BSSlow:inst                                                                                                                                                                                                              ;
;    |BSblock:ChrisBS|                                       ; 2515 (516)  ; 164          ; 0           ; 0    ; 0            ; 2351 (352)   ; 1 (1)             ; 163 (163)        ; 1365 (196)      ; |BarrierShaper|BSblock:ChrisBS                                                                                                                                                                                                          ;
;       |lpm_divide:mod_rtl_5|                               ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_5                                                                                                                                                                                     ;
;          |lpm_divide_odf:auto_generated|                   ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_5|lpm_divide_odf:auto_generated                                                                                                                                                       ;
;             |sign_div_unsign_nhg:divider|                  ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_5|lpm_divide_odf:auto_generated|sign_div_unsign_nhg:divider                                                                                                                           ;
;                |alt_u_div_nld:divider|                     ; 32 (13)     ; 0            ; 0           ; 0    ; 0            ; 32 (13)      ; 0 (0)             ; 0 (0)            ; 19 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_5|lpm_divide_odf:auto_generated|sign_div_unsign_nhg:divider|alt_u_div_nld:divider                                                                                                     ;
;                   |add_sub_re8:add_sub_7|                  ; 9 (9)       ; 0            ; 0           ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; 9 (9)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_5|lpm_divide_odf:auto_generated|sign_div_unsign_nhg:divider|alt_u_div_nld:divider|add_sub_re8:add_sub_7                                                                               ;
;                   |add_sub_se8:add_sub_8|                  ; 10 (10)     ; 0            ; 0           ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_5|lpm_divide_odf:auto_generated|sign_div_unsign_nhg:divider|alt_u_div_nld:divider|add_sub_se8:add_sub_8                                                                               ;
;       |lpm_divide:mod_rtl_6|                               ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_6                                                                                                                                                                                     ;
;          |lpm_divide_ndf:auto_generated|                   ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_6|lpm_divide_ndf:auto_generated                                                                                                                                                       ;
;             |sign_div_unsign_mhg:divider|                  ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_6|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider                                                                                                                           ;
;                |alt_u_div_lld:divider|                     ; 8 (0)       ; 0            ; 0           ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_6|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_lld:divider                                                                                                     ;
;                   |add_sub_re8:add_sub_7|                  ; 8 (8)       ; 0            ; 0           ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; |BarrierShaper|BSblock:ChrisBS|lpm_divide:mod_rtl_6|lpm_divide_ndf:auto_generated|sign_div_unsign_mhg:divider|alt_u_div_lld:divider|add_sub_re8:add_sub_7                                                                               ;
;       |lpm_mult:mult_rtl_0|                                ; 342 (0)     ; 0            ; 0           ; 0    ; 0            ; 342 (0)      ; 0 (0)             ; 0 (0)            ; 178 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0                                                                                                                                                                                      ;
;          |multcore:mult_core|                              ; 342 (162)   ; 0            ; 0           ; 0    ; 0            ; 342 (162)    ; 0 (0)             ; 0 (0)            ; 178 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core                                                                                                                                                                   ;
;             |mpar_add:padder|                              ; 155 (0)     ; 0            ; 0           ; 0    ; 0            ; 155 (0)      ; 0 (0)             ; 0 (0)            ; 155 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder                                                                                                                                                   ;
;                |lpm_add_sub:adder[0]|                      ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                              ;
;                   |addcore:adder|                          ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[1]|                      ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                              ;
;                   |addcore:adder|                          ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[2]|                      ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                                                                                              ;
;                   |addcore:adder|                          ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[3]|                      ; 19 (0)      ; 0            ; 0           ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]                                                                                                                              ;
;                   |addcore:adder|                          ; 19 (0)      ; 0            ; 0           ; 0    ; 0            ; 19 (0)       ; 0 (0)             ; 0 (0)            ; 19 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 19 (19)     ; 0            ; 0           ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; 19 (19)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |mpar_add:sub_par_add|                      ; 70 (0)      ; 0            ; 0           ; 0    ; 0            ; 70 (0)       ; 0 (0)             ; 0 (0)            ; 70 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                              ;
;                   |lpm_add_sub:adder[0]|                   ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                         ;
;                      |addcore:adder|                       ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 24 (24)     ; 0            ; 0           ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |lpm_add_sub:adder[1]|                   ; 21 (0)      ; 0            ; 0           ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]                                                                                                         ;
;                      |addcore:adder|                       ; 21 (0)      ; 0            ; 0           ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 0 (0)            ; 21 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 21 (21)     ; 0            ; 0           ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; 21 (21)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |mpar_add:sub_par_add|                   ; 25 (0)      ; 0            ; 0           ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                                         ;
;                      |lpm_add_sub:adder[0]|                ; 25 (0)      ; 0            ; 0           ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                    ;
;                         |addcore:adder|                    ; 25 (0)      ; 0            ; 0           ; 0    ; 0            ; 25 (0)       ; 0 (0)             ; 0 (0)            ; 25 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                      ;
;                            |a_csnbuffer:result_node|       ; 25 (25)     ; 0            ; 0           ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                              ;
;             |mul_boothc:booth_enc|                         ; 25 (25)     ; 0            ; 0           ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 23 (23)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc                                                                                                                                              ;
;       |lpm_mult:mult_rtl_1|                                ; 410 (0)     ; 0            ; 0           ; 0    ; 0            ; 410 (0)      ; 0 (0)             ; 0 (0)            ; 241 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1                                                                                                                                                                                      ;
;          |multcore:mult_core|                              ; 410 (169)   ; 0            ; 0           ; 0    ; 0            ; 410 (169)    ; 0 (0)             ; 0 (0)            ; 241 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core                                                                                                                                                                   ;
;             |mpar_add:padder|                              ; 216 (0)     ; 0            ; 0           ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 216 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder                                                                                                                                                   ;
;                |lpm_add_sub:adder[0]|                      ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                              ;
;                   |addcore:adder|                          ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 32 (32)     ; 0            ; 0           ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 32 (32)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[1]|                      ; 28 (0)      ; 0            ; 0           ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                              ;
;                   |addcore:adder|                          ; 28 (0)      ; 0            ; 0           ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 28 (28)     ; 0            ; 0           ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 28 (28)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[2]|                      ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                                                                                              ;
;                   |addcore:adder|                          ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[3]|                      ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]                                                                                                                              ;
;                   |addcore:adder|                          ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 20 (20)     ; 0            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[4]|                      ; 16 (0)      ; 0            ; 0           ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]                                                                                                                              ;
;                   |addcore:adder|                          ; 16 (0)      ; 0            ; 0           ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 16 (16)     ; 0            ; 0           ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |mpar_add:sub_par_add|                      ; 96 (0)      ; 0            ; 0           ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 0 (0)            ; 96 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                              ;
;                   |lpm_add_sub:adder[0]|                   ; 30 (0)      ; 0            ; 0           ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                         ;
;                      |addcore:adder|                       ; 30 (0)      ; 0            ; 0           ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 30 (30)     ; 0            ; 0           ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |lpm_add_sub:adder[1]|                   ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]                                                                                                         ;
;                      |addcore:adder|                       ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |mpar_add:sub_par_add|                   ; 44 (0)      ; 0            ; 0           ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                                         ;
;                      |lpm_add_sub:adder[0]|                ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                    ;
;                         |addcore:adder|                    ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                      ;
;                            |a_csnbuffer:result_node|       ; 26 (26)     ; 0            ; 0           ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 26 (26)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                              ;
;                      |mpar_add:sub_par_add|                ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                    ;
;                         |lpm_add_sub:adder[0]|             ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                               ;
;                            |addcore:adder|                 ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                 ;
;                               |addcore:first_seg_adder|    ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|addcore:first_seg_adder                         ;
;                                  |a_csnbuffer:result_node| ; 18 (18)     ; 0            ; 0           ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 18 (18)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|addcore:first_seg_adder|a_csnbuffer:result_node ;
;             |mul_boothc:booth_enc|                         ; 25 (25)     ; 0            ; 0           ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mul_boothc:booth_enc                                                                                                                                              ;
;       |lpm_mult:mult_rtl_2|                                ; 410 (0)     ; 0            ; 0           ; 0    ; 0            ; 410 (0)      ; 0 (0)             ; 0 (0)            ; 241 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2                                                                                                                                                                                      ;
;          |multcore:mult_core|                              ; 410 (169)   ; 0            ; 0           ; 0    ; 0            ; 410 (169)    ; 0 (0)             ; 0 (0)            ; 241 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core                                                                                                                                                                   ;
;             |mpar_add:padder|                              ; 216 (0)     ; 0            ; 0           ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 216 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder                                                                                                                                                   ;
;                |lpm_add_sub:adder[0]|                      ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                              ;
;                   |addcore:adder|                          ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 32 (32)     ; 0            ; 0           ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 32 (32)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[1]|                      ; 28 (0)      ; 0            ; 0           ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                              ;
;                   |addcore:adder|                          ; 28 (0)      ; 0            ; 0           ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 28 (28)     ; 0            ; 0           ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 28 (28)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[2]|                      ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                                                                                              ;
;                   |addcore:adder|                          ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[3]|                      ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]                                                                                                                              ;
;                   |addcore:adder|                          ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 20 (20)     ; 0            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[4]|                      ; 16 (0)      ; 0            ; 0           ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]                                                                                                                              ;
;                   |addcore:adder|                          ; 16 (0)      ; 0            ; 0           ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 16 (16)     ; 0            ; 0           ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |mpar_add:sub_par_add|                      ; 96 (0)      ; 0            ; 0           ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 0 (0)            ; 96 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                              ;
;                   |lpm_add_sub:adder[0]|                   ; 30 (0)      ; 0            ; 0           ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                         ;
;                      |addcore:adder|                       ; 30 (0)      ; 0            ; 0           ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 30 (30)     ; 0            ; 0           ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |lpm_add_sub:adder[1]|                   ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]                                                                                                         ;
;                      |addcore:adder|                       ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |mpar_add:sub_par_add|                   ; 44 (0)      ; 0            ; 0           ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                                         ;
;                      |lpm_add_sub:adder[0]|                ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                    ;
;                         |addcore:adder|                    ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                      ;
;                            |a_csnbuffer:result_node|       ; 26 (26)     ; 0            ; 0           ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 26 (26)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                              ;
;                      |mpar_add:sub_par_add|                ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                    ;
;                         |lpm_add_sub:adder[0]|             ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                               ;
;                            |addcore:adder|                 ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                 ;
;                               |addcore:first_seg_adder|    ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|addcore:first_seg_adder                         ;
;                                  |a_csnbuffer:result_node| ; 18 (18)     ; 0            ; 0           ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 18 (18)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|addcore:first_seg_adder|a_csnbuffer:result_node ;
;             |mul_boothc:booth_enc|                         ; 25 (25)     ; 0            ; 0           ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mul_boothc:booth_enc                                                                                                                                              ;
;       |lpm_mult:mult_rtl_3|                                ; 387 (0)     ; 0            ; 0           ; 0    ; 0            ; 387 (0)      ; 0 (0)             ; 0 (0)            ; 241 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3                                                                                                                                                                                      ;
;          |multcore:mult_core|                              ; 387 (146)   ; 0            ; 0           ; 0    ; 0            ; 387 (146)    ; 0 (0)             ; 0 (0)            ; 241 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core                                                                                                                                                                   ;
;             |mpar_add:padder|                              ; 216 (0)     ; 0            ; 0           ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 216 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder                                                                                                                                                   ;
;                |lpm_add_sub:adder[0]|                      ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                              ;
;                   |addcore:adder|                          ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 32 (32)     ; 0            ; 0           ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 32 (32)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[1]|                      ; 28 (0)      ; 0            ; 0           ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                              ;
;                   |addcore:adder|                          ; 28 (0)      ; 0            ; 0           ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 28 (28)     ; 0            ; 0           ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 28 (28)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[2]|                      ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                                                                                              ;
;                   |addcore:adder|                          ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[3]|                      ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]                                                                                                                              ;
;                   |addcore:adder|                          ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 20 (20)     ; 0            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[4]|                      ; 16 (0)      ; 0            ; 0           ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]                                                                                                                              ;
;                   |addcore:adder|                          ; 16 (0)      ; 0            ; 0           ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 16 (16)     ; 0            ; 0           ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |mpar_add:sub_par_add|                      ; 96 (0)      ; 0            ; 0           ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 0 (0)            ; 96 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                              ;
;                   |lpm_add_sub:adder[0]|                   ; 30 (0)      ; 0            ; 0           ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                         ;
;                      |addcore:adder|                       ; 30 (0)      ; 0            ; 0           ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 30 (30)     ; 0            ; 0           ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |lpm_add_sub:adder[1]|                   ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]                                                                                                         ;
;                      |addcore:adder|                       ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |mpar_add:sub_par_add|                   ; 44 (0)      ; 0            ; 0           ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                                         ;
;                      |lpm_add_sub:adder[0]|                ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                    ;
;                         |addcore:adder|                    ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                      ;
;                            |a_csnbuffer:result_node|       ; 26 (26)     ; 0            ; 0           ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 26 (26)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                              ;
;                      |mpar_add:sub_par_add|                ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                    ;
;                         |lpm_add_sub:adder[0]|             ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                               ;
;                            |addcore:adder|                 ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                 ;
;                               |addcore:first_seg_adder|    ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|addcore:first_seg_adder                         ;
;                                  |a_csnbuffer:result_node| ; 18 (18)     ; 0            ; 0           ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 18 (18)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|addcore:first_seg_adder|a_csnbuffer:result_node ;
;             |mul_boothc:booth_enc|                         ; 25 (25)     ; 0            ; 0           ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mul_boothc:booth_enc                                                                                                                                              ;
;       |lpm_mult:mult_rtl_4|                                ; 410 (0)     ; 0            ; 0           ; 0    ; 0            ; 410 (0)      ; 0 (0)             ; 0 (0)            ; 241 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4                                                                                                                                                                                      ;
;          |multcore:mult_core|                              ; 410 (169)   ; 0            ; 0           ; 0    ; 0            ; 410 (169)    ; 0 (0)             ; 0 (0)            ; 241 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core                                                                                                                                                                   ;
;             |mpar_add:padder|                              ; 216 (0)     ; 0            ; 0           ; 0    ; 0            ; 216 (0)      ; 0 (0)             ; 0 (0)            ; 216 (0)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder                                                                                                                                                   ;
;                |lpm_add_sub:adder[0]|                      ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                                                                                              ;
;                   |addcore:adder|                          ; 32 (0)      ; 0            ; 0           ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 32 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 32 (32)     ; 0            ; 0           ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 32 (32)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[1]|                      ; 28 (0)      ; 0            ; 0           ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]                                                                                                                              ;
;                   |addcore:adder|                          ; 28 (0)      ; 0            ; 0           ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 28 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 28 (28)     ; 0            ; 0           ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 28 (28)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[2]|                      ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]                                                                                                                              ;
;                   |addcore:adder|                          ; 24 (0)      ; 0            ; 0           ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; 24 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 24 (24)     ; 0            ; 0           ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; 24 (24)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[2]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[3]|                      ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]                                                                                                                              ;
;                   |addcore:adder|                          ; 20 (0)      ; 0            ; 0           ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; 20 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 20 (20)     ; 0            ; 0           ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; 20 (20)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |lpm_add_sub:adder[4]|                      ; 16 (0)      ; 0            ; 0           ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]                                                                                                                              ;
;                   |addcore:adder|                          ; 16 (0)      ; 0            ; 0           ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 16 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]|addcore:adder                                                                                                                ;
;                      |a_csnbuffer:result_node|             ; 16 (16)     ; 0            ; 0           ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 16 (16)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[4]|addcore:adder|a_csnbuffer:result_node                                                                                        ;
;                |mpar_add:sub_par_add|                      ; 96 (0)      ; 0            ; 0           ; 0    ; 0            ; 96 (0)       ; 0 (0)             ; 0 (0)            ; 96 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                                                                                              ;
;                   |lpm_add_sub:adder[0]|                   ; 30 (0)      ; 0            ; 0           ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                                         ;
;                      |addcore:adder|                       ; 30 (0)      ; 0            ; 0           ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; 30 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 30 (30)     ; 0            ; 0           ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |lpm_add_sub:adder[1]|                   ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]                                                                                                         ;
;                      |addcore:adder|                       ; 22 (0)      ; 0            ; 0           ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 22 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder                                                                                           ;
;                         |a_csnbuffer:result_node|          ; 22 (22)     ; 0            ; 0           ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 22 (22)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node                                                                   ;
;                   |mpar_add:sub_par_add|                   ; 44 (0)      ; 0            ; 0           ; 0    ; 0            ; 44 (0)       ; 0 (0)             ; 0 (0)            ; 44 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                                         ;
;                      |lpm_add_sub:adder[0]|                ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                                                    ;
;                         |addcore:adder|                    ; 26 (0)      ; 0            ; 0           ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; 26 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                                      ;
;                            |a_csnbuffer:result_node|       ; 26 (26)     ; 0            ; 0           ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; 26 (26)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node                                              ;
;                      |mpar_add:sub_par_add|                ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add                                                                                    ;
;                         |lpm_add_sub:adder[0]|             ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]                                                               ;
;                            |addcore:adder|                 ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder                                                 ;
;                               |addcore:first_seg_adder|    ; 18 (0)      ; 0            ; 0           ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|addcore:first_seg_adder                         ;
;                                  |a_csnbuffer:result_node| ; 18 (18)     ; 0            ; 0           ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; 18 (18)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|addcore:first_seg_adder|a_csnbuffer:result_node ;
;             |mul_boothc:booth_enc|                         ; 25 (25)     ; 0            ; 0           ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; |BarrierShaper|BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mul_boothc:booth_enc                                                                                                                                              ;
;    |TwosComp:inst3|                                        ; 25 (25)     ; 0            ; 0           ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; 25 (25)         ; |BarrierShaper|TwosComp:inst3                                                                                                                                                                                                           ;
;    |lpm_ram_dq3:Black2|                                    ; 0 (0)       ; 0            ; 13824       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq3:Black2                                                                                                                                                                                                       ;
;       |altsyncram:altsyncram_component|                    ; 0 (0)       ; 0            ; 13824       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq3:Black2|altsyncram:altsyncram_component                                                                                                                                                                       ;
;          |altsyncram_9731:auto_generated|                  ; 0 (0)       ; 0            ; 13824       ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated                                                                                                                                        ;
;    |lpm_ram_dq3:Black|                                     ; 0 (0)       ; 0            ; 7168        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq3:Black                                                                                                                                                                                                        ;
;       |altsyncram:altsyncram_component|                    ; 0 (0)       ; 0            ; 7168        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq3:Black|altsyncram:altsyncram_component                                                                                                                                                                        ;
;          |altsyncram_9731:auto_generated|                  ; 0 (0)       ; 0            ; 7168        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq3:Black|altsyncram:altsyncram_component|altsyncram_9731:auto_generated                                                                                                                                         ;
;    |lpm_ram_dq4:Silver2|                                   ; 0 (0)       ; 0            ; 2560        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq4:Silver2                                                                                                                                                                                                      ;
;       |altsyncram:altsyncram_component|                    ; 0 (0)       ; 0            ; 2560        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq4:Silver2|altsyncram:altsyncram_component                                                                                                                                                                      ;
;          |altsyncram_9731:auto_generated|                  ; 0 (0)       ; 0            ; 2560        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated                                                                                                                                       ;
;    |lpm_ram_dq4:Silver|                                    ; 0 (0)       ; 0            ; 9216        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq4:Silver                                                                                                                                                                                                       ;
;       |altsyncram:altsyncram_component|                    ; 0 (0)       ; 0            ; 9216        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq4:Silver|altsyncram:altsyncram_component                                                                                                                                                                       ;
;          |altsyncram_9731:auto_generated|                  ; 0 (0)       ; 0            ; 9216        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated                                                                                                                                        ;
;    |lpm_rom1:Sin|                                          ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_rom1:Sin                                                                                                                                                                                                             ;
;       |altsyncram:altsyncram_component|                    ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_rom1:Sin|altsyncram:altsyncram_component                                                                                                                                                                             ;
;          |altsyncram_slp:auto_generated|                   ; 0 (0)       ; 0            ; 4096        ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; |BarrierShaper|lpm_rom1:Sin|altsyncram:altsyncram_component|altsyncram_slp:auto_generated                                                                                                                                               ;
+------------------------------------------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------+
; Delay Chain Summary                                                               ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------+----------+---------------+---------------+-----------------------+-----+
; Clk      ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; ADCsSDO  ; Input    ; ON            ; ON            ; --                    ; --  ;
; DACsClk  ; Output   ; --            ; --            ; --                    ; --  ;
; DACsData ; Output   ; --            ; --            ; --                    ; --  ;
; DACsSync ; Output   ; --            ; --            ; --                    ; --  ;
; DACfClk  ; Output   ; --            ; --            ; --                    ; --  ;
; ADCsClk  ; Output   ; --            ; --            ; --                    ; --  ;
; ADCsCS   ; Output   ; --            ; --            ; --                    ; --  ;
; ADCsSDI  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DACf[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[7]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; Dig[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; USB[15]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[14]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[13]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[12]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[11]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[10]  ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[9]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[8]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[7]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[6]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[5]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[4]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[3]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[2]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[1]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
; USB[0]   ; Bidir    ; ON            ; ON            ; --                    ; --  ;
+----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                            ;
+---------------------------------------------+-------------------+---------+
; Source Pin / Fanout                         ; Pad To Core Index ; Setting ;
+---------------------------------------------+-------------------+---------+
; Clk                                         ;                   ;         ;
; ADCsSDO                                     ;                   ;         ;
;      - BS2:ADChandler|Port8[7]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[6]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[5]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[12]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[3]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[10]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[1]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[8]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[15]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[4]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[11]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[2]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[9]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[0]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[14]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[13]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[14]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[13]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[7]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[15]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[6]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[5]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[4]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[12]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[3]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[11]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[2]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[10]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[1]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[9]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[0]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[8]              ; 1                 ; ON      ;
; USB[15]                                     ;                   ;         ;
;      - BSblock:ChrisBS|DACsDataWord~622     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDataWord~627     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~427       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4816          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4817          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[7]~57    ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4834          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4837          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~703      ; 0                 ; ON      ;
; USB[14]                                     ;                   ;         ;
;      - BSblock:ChrisBS|DACsDataWord~622     ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DACsDataWord~627     ; 1                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~427       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~4815          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~4817          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[7]~58    ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[31]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~4834          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~4837          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~703      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~4862          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[0]       ; 1                 ; ON      ;
; USB[13]                                     ;                   ;         ;
;      - BSblock:ChrisBS|DACsDataWord~622     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsTrigger          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDataWord~627     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~427       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4816          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[7]~57    ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[23]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[25]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[26]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[27]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[28]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[29]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[30]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4834          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4837          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~703      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~704      ; 0                 ; ON      ;
; USB[12]                                     ;                   ;         ;
;      - BSblock:ChrisBS|DACsDataWord~622     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[15]     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[4]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[5]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[7]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[6]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsAddress[0]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsAddress[1]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[12]     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[13]     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[10]     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[11]     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[9]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[8]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[14]     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|reduce_nor~427       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4815          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4816          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsAddHolder[0]~44  ; 0                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[7]~58    ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4834          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4837          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~703      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DACsDWHolder[10]~103 ; 0                 ; ON      ;
; USB[11]                                     ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[15]     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[7]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[6]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[5]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[4]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[3]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[2]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[1]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[0]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[7]~103      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Select~4835          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[8]~119      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~702      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~323          ; 0                 ; ON      ;
; USB[10]                                     ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[14]     ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[7]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[6]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[5]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[4]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[3]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[2]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[1]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[0]           ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[7]~103      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~4835          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[8]~23       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~702      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~323          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[0]~31       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[15]~16      ; 1                 ; ON      ;
; USB[9]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[13]     ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[7]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[6]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[5]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[4]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[3]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[2]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[1]           ; 0                 ; ON      ;
;      - BSblock:ChrisBS|DataOut[0]           ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[7]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[6]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[5]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port1[12]             ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[4]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[3]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port1[10]             ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[2]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[1]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port1[8]              ; 0                 ; ON      ;
;      - BS2:ADChandler|Port8[0]              ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[7]~103      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|WriteTOP             ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[8]~119      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~702      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~323          ; 0                 ; ON      ;
; USB[8]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[12]     ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[7]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[15]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[6]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[14]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[5]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[13]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[12]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[3]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[11]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[10]             ; 1                 ; ON      ;
;      - BS2:ADChandler|Port8[1]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[9]              ; 1                 ; ON      ;
;      - BS2:ADChandler|Port1[8]              ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[7]~103      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Select~4835          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[8]~23       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]~702      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Decoder~323          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[0]~31       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[15]~16      ; 1                 ; ON      ;
; USB[7]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[11]     ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[30]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[7]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[7]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[15]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[15]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[7]          ; 1                 ; ON      ;
; USB[6]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[10]     ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[29]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[6]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[6]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[14]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[14]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[6]          ; 1                 ; ON      ;
; USB[5]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[9]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[28]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[5]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[13]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[5]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[13]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[5]          ; 1                 ; ON      ;
; USB[4]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[8]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[27]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[4]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[4]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[12]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[12]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[4]          ; 1                 ; ON      ;
; USB[3]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[7]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[26]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[3]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[3]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[11]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[11]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[3]          ; 1                 ; ON      ;
; USB[2]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[6]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[25]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[2]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[2]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[10]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[10]         ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[2]          ; 1                 ; ON      ;
; USB[1]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[5]      ; 1                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[1]       ; 1                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[24]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[1]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[9]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[9]          ; 1                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[1]          ; 1                 ; ON      ;
; USB[0]                                      ;                   ;         ;
;      - BSblock:ChrisBS|DACsDWHolder[4]      ; 0                 ; ON      ;
;      - BSblock:ChrisBS|HugeCtr[23]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|PhaseOffset[0]       ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[0]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Arb1Prog[8]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[8]          ; 0                 ; ON      ;
;      - BSblock:ChrisBS|Arb2Prog[0]          ; 0                 ; ON      ;
+---------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                 ;
+--------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+
; Name                                 ; Location      ; Fan-Out ; Usage                       ; Global ; Global Resource Used ; Global Line Name ;
+--------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+
; BS2:ADChandler|Port1[0]~31           ; LC_X12_Y13_N7 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[10]~21          ; LC_X12_Y13_N6 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[11]~20          ; LC_X12_Y9_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[12]~19          ; LC_X15_Y12_N6 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[13]~18          ; LC_X15_Y12_N9 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[14]~17          ; LC_X15_Y12_N8 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[15]~16          ; LC_X12_Y9_N1  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[1]~30           ; LC_X12_Y9_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[2]~29           ; LC_X12_Y13_N8 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[3]~28           ; LC_X12_Y9_N7  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[4]~27           ; LC_X15_Y12_N5 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[5]~26           ; LC_X12_Y9_N0  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[6]~25           ; LC_X11_Y9_N5  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[7]~24           ; LC_X11_Y9_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[8]~23           ; LC_X12_Y13_N0 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port1[9]~22           ; LC_X12_Y10_N4 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[0]~31           ; LC_X12_Y13_N5 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[10]~21          ; LC_X12_Y13_N9 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[11]~20          ; LC_X11_Y9_N2  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[12]~19          ; LC_X12_Y10_N1 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[13]~18          ; LC_X15_Y12_N4 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[14]~17          ; LC_X11_Y9_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[15]~16          ; LC_X11_Y9_N7  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[1]~30           ; LC_X12_Y9_N8  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[2]~29           ; LC_X12_Y13_N4 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[3]~28           ; LC_X12_Y9_N9  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[4]~27           ; LC_X15_Y12_N2 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[5]~26           ; LC_X15_Y12_N7 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[6]~25           ; LC_X15_Y12_N1 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[7]~24           ; LC_X12_Y9_N6  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[8]~23           ; LC_X12_Y13_N3 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Port8[9]~22           ; LC_X12_Y10_N7 ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|Select~2674           ; LC_X11_Y8_N7  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BS2:ADChandler|reduce_or~1613        ; LC_X11_Y8_N1  ; 3       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|ADCClk               ; LC_X8_Y6_N6   ; 49      ; Clock                       ; yes    ; Global clock         ; GCLK3            ;
; BSblock:ChrisBS|Arb1Prog[0]~31       ; LC_X21_Y12_N2 ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Arb1Prog[8]~23       ; LC_X16_Y8_N9  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Arb2Prog[15]~16      ; LC_X16_Y8_N2  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Arb2Prog[7]~104      ; LC_X20_Y11_N9 ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|ArbRampHold2[31]~352 ; LC_X17_Y9_N2  ; 32      ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|ArbRampHold2[31]~367 ; LC_X16_Y8_N7  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|DACsAddHolder[0]~44  ; LC_X21_Y7_N6  ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|DACsDWHolder[10]~103 ; LC_X24_Y4_N2  ; 12      ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|DACsDataWord~622     ; LC_X19_Y12_N5 ; 36      ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|DACsDataWord~627     ; LC_X20_Y12_N4 ; 4       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Dig[7]~69            ; LC_X26_Y7_N4  ; 1       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|HugeCtr[24]~704      ; LC_X15_Y10_N2 ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|HugeCtr[32]~721      ; LC_X9_Y2_N4   ; 23      ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|PhaseOffset[7]~58    ; LC_X20_Y12_N8 ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|Select~4837          ; LC_X19_Y12_N0 ; 2       ; Clock enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|WriteTOP             ; LC_X19_Y12_N9 ; 9       ; Write enable                ; no     ; --                   ; --               ;
; BSblock:ChrisBS|reduce_nor~427       ; LC_X19_Y12_N7 ; 16      ; Clock enable, Output enable ; no     ; --                   ; --               ;
; BSblock:ChrisBS|sinPtr2[8]~1643      ; LC_X16_Y12_N5 ; 8       ; Clock enable                ; no     ; --                   ; --               ;
; Clk                                  ; PIN_10        ; 188     ; Clock                       ; yes    ; Global clock         ; GCLK2            ;
; USB~3                                ; PIN_91        ; 24      ; Sync. load                  ; no     ; --                   ; --               ;
+--------------------------------------+---------------+---------+-----------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                              ;
+------------------------+-------------+---------+----------------------+------------------+
; Name                   ; Location    ; Fan-Out ; Global Resource Used ; Global Line Name ;
+------------------------+-------------+---------+----------------------+------------------+
; BSblock:ChrisBS|ADCClk ; LC_X8_Y6_N6 ; 49      ; Global clock         ; GCLK3            ;
; Clk                    ; PIN_10      ; 188     ; Global clock         ; GCLK2            ;
+------------------------+-------------+---------+----------------------+------------------+


+---------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                   ;
+-----------------------------------------------------------------------------------------+---------+
; Name                                                                                    ; Fan-Out ;
+-----------------------------------------------------------------------------------------+---------+
; BS2:ADChandler|Port1[13]                                                                ; 102     ;
; BS2:ADChandler|Port1[14]                                                                ; 95      ;
; BSblock:ChrisBS|add~6730                                                                ; 36      ;
; BSblock:ChrisBS|add~6720                                                                ; 36      ;
; BSblock:ChrisBS|add~6714                                                                ; 36      ;
; BSblock:ChrisBS|add~6704                                                                ; 36      ;
; BSblock:ChrisBS|add~6689                                                                ; 36      ;
; BSblock:ChrisBS|add~6679                                                                ; 36      ;
; BSblock:ChrisBS|add~6674                                                                ; 36      ;
; BSblock:ChrisBS|add~6664                                                                ; 36      ;
; BSblock:ChrisBS|add~6649                                                                ; 36      ;
; BSblock:ChrisBS|add~6639                                                                ; 36      ;
; BSblock:ChrisBS|add~6634                                                                ; 36      ;
; BSblock:ChrisBS|add~6624                                                                ; 36      ;
; BSblock:ChrisBS|add~6609                                                                ; 36      ;
; BSblock:ChrisBS|add~6599                                                                ; 36      ;
; BSblock:ChrisBS|add~6504                                                                ; 36      ;
; BSblock:ChrisBS|add~6494                                                                ; 36      ;
; BSblock:ChrisBS|DACsDataWord~622                                                        ; 36      ;
; BSblock:ChrisBS|add~6772                                                                ; 34      ;
; BSblock:ChrisBS|add~6766                                                                ; 34      ;
; BSblock:ChrisBS|add~6741                                                                ; 34      ;
; BSblock:ChrisBS|add~6736                                                                ; 34      ;
; BSblock:ChrisBS|add~6725                                                                ; 34      ;
; BSblock:ChrisBS|add~6709                                                                ; 34      ;
; BSblock:ChrisBS|add~6699                                                                ; 34      ;
; BSblock:ChrisBS|add~6694                                                                ; 34      ;
; BSblock:ChrisBS|add~6684                                                                ; 34      ;
; BSblock:ChrisBS|add~6669                                                                ; 34      ;
; BSblock:ChrisBS|add~6659                                                                ; 34      ;
; BSblock:ChrisBS|add~6654                                                                ; 34      ;
; BSblock:ChrisBS|add~6644                                                                ; 34      ;
; BSblock:ChrisBS|add~6629                                                                ; 34      ;
; BSblock:ChrisBS|add~6619                                                                ; 34      ;
; BSblock:ChrisBS|add~6614                                                                ; 34      ;
; BSblock:ChrisBS|add~6604                                                                ; 34      ;
; BSblock:ChrisBS|add~6499                                                                ; 34      ;
; ADCsSDO                                                                                 ; 32      ;
; BSblock:ChrisBS|ArbRampHold2[31]~352                                                    ; 32      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc|_~354       ; 30      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[0] ; 27      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_2|multcore:mult_core|mul_boothc:booth_enc|sel0_reg[0] ; 27      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[0] ; 27      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_1|multcore:mult_core|mul_boothc:booth_enc|sel0_reg[0] ; 27      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[0] ; 27      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_4|multcore:mult_core|mul_boothc:booth_enc|sel0_reg[0] ; 27      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mul_boothc:booth_enc|sel1_reg[0] ; 27      ;
; BSblock:ChrisBS|lpm_mult:mult_rtl_3|multcore:mult_core|mul_boothc:booth_enc|sel0_reg[0] ; 27      ;
; BS2:ADChandler|LessThan~262                                                             ; 27      ;
; USB~6                                                                                   ; 25      ;
+-----------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+------------+--------------------------------------+
; Name                                                                                          ; Type ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Bits ; M4Ks ; MIF        ; Location                             ;
+-----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+------------+--------------------------------------+
; lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; 512          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192 ; 8192                ; 3    ; silver.mif ; M4K_X13_Y6, M4K_X13_Y7, M4K_X13_Y5   ;
; lpm_ram_dq3:Black|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ALTSYNCRAM   ; AUTO ; Single Port ; 512          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192 ; 8192                ; 3    ; silver.mif ; M4K_X13_Y8, M4K_X13_Y10, M4K_X13_Y11 ;
; lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; 512          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192 ; 8192                ; 3    ; silver.mif ; M4K_X13_Y6, M4K_X13_Y5, M4K_X13_Y4   ;
; lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ALTSYNCRAM  ; AUTO ; Single Port ; 512          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192 ; 8192                ; 2    ; silver.mif ; M4K_X13_Y9, M4K_X13_Y10              ;
; lpm_rom1:Sin|altsyncram:altsyncram_component|altsyncram_slp:auto_generated|ALTSYNCRAM         ; AUTO ; ROM         ; 512          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 8192 ; 4096                ; 1    ; sin.mif    ; M4K_X13_Y13                          ;
+-----------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+---------------------+------+------------+--------------------------------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 2,973 / 8,840 ( 33 % )  ;
; Direct links               ; 567 / 11,506 ( 4 % )    ;
; Global clocks              ; 2 / 8 ( 25 % )          ;
; LAB clocks                 ; 33 / 156 ( 21 % )       ;
; LUT chains                 ; 38 / 2,619 ( 1 % )      ;
; Local interconnects        ; 4,791 / 11,506 ( 41 % ) ;
; M4K buffers                ; 80 / 468 ( 17 % )       ;
; R4s                        ; 3,063 / 7,520 ( 40 % )  ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+--------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 9.61) ; Number of LABs  (Total = 284) ;
+--------------------------------------------+-------------------------------+
; 1                                          ; 0                             ;
; 2                                          ; 0                             ;
; 3                                          ; 3                             ;
; 4                                          ; 1                             ;
; 5                                          ; 0                             ;
; 6                                          ; 0                             ;
; 7                                          ; 3                             ;
; 8                                          ; 15                            ;
; 9                                          ; 44                            ;
; 10                                         ; 218                           ;
+--------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.44) ; Number of LABs  (Total = 284) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 68                            ;
; 1 Clock enable                     ; 39                            ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 16                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+---------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 9.69) ; Number of LABs  (Total = 284) ;
+---------------------------------------------+-------------------------------+
; 0                                           ; 2                             ;
; 1                                           ; 0                             ;
; 2                                           ; 0                             ;
; 3                                           ; 4                             ;
; 4                                           ; 1                             ;
; 5                                           ; 3                             ;
; 6                                           ; 0                             ;
; 7                                           ; 3                             ;
; 8                                           ; 16                            ;
; 9                                           ; 36                            ;
; 10                                          ; 193                           ;
; 11                                          ; 12                            ;
; 12                                          ; 6                             ;
; 13                                          ; 5                             ;
; 14                                          ; 1                             ;
; 15                                          ; 0                             ;
; 16                                          ; 0                             ;
; 17                                          ; 0                             ;
; 18                                          ; 2                             ;
+---------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.86) ; Number of LABs  (Total = 284) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 0                             ;
; 2                                               ; 3                             ;
; 3                                               ; 5                             ;
; 4                                               ; 3                             ;
; 5                                               ; 4                             ;
; 6                                               ; 14                            ;
; 7                                               ; 18                            ;
; 8                                               ; 40                            ;
; 9                                               ; 40                            ;
; 10                                              ; 140                           ;
; 11                                              ; 8                             ;
; 12                                              ; 3                             ;
; 13                                              ; 0                             ;
; 14                                              ; 1                             ;
; 15                                              ; 0                             ;
; 16                                              ; 0                             ;
; 17                                              ; 0                             ;
; 18                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.07) ; Number of LABs  (Total = 284) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 5                             ;
; 5                                            ; 5                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 5                             ;
; 10                                           ; 10                            ;
; 11                                           ; 16                            ;
; 12                                           ; 15                            ;
; 13                                           ; 17                            ;
; 14                                           ; 15                            ;
; 15                                           ; 15                            ;
; 16                                           ; 15                            ;
; 17                                           ; 23                            ;
; 18                                           ; 27                            ;
; 19                                           ; 17                            ;
; 20                                           ; 40                            ;
; 21                                           ; 45                            ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 5.0 Build 168 06/22/2005 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 28 15:27:30 2005
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off BarrierShaper -c BarrierShaper
Info: Selected device EP1C3T100C6 for design "BarrierShaper"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices. 
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Performing register packing on registers with non-logic cell location assignments
Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources.
Info: Automatically promoted some destinations of signal "Clk" to use Global clock in PIN 10
    Info: Destination "DACsClk" may be non-global or may not use global clock
Info: Automatically promoted some destinations of signal "BSblock:ChrisBS|ADCClk" to use Global clock
    Info: Destination "BSblock:ChrisBS|ADCClk" may be non-global or may not use global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Info: Started Fast Input/Output/OE register processing
Info: Finished Fast Input/Output/OE register processing
Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:08
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Estimated most critical path is memory to register delay of 17.307 ns
    Info: 1: + IC(0.000 ns) + CELL(0.080 ns) = 0.080 ns; Loc. = M4K_X13_Y13; Fanout = 8; MEM Node = 'lpm_rom1:Sin|altsyncram:altsyncram_component|altsyncram_slp:auto_generated|q_a[1]'
    Info: 2: + IC(0.895 ns) + CELL(0.333 ns) = 1.308 ns; Loc. = LAB_X18_Y13; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc|sel1_a[0]~COUTCOUT1_177'
    Info: 3: + IC(0.000 ns) + CELL(0.062 ns) = 1.370 ns; Loc. = LAB_X18_Y13; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc|sel1_a[1]~COUTCOUT1_179'
    Info: 4: + IC(0.000 ns) + CELL(0.062 ns) = 1.432 ns; Loc. = LAB_X18_Y13; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc|sel1_a[2]~COUTCOUT1_181'
    Info: 5: + IC(0.000 ns) + CELL(0.062 ns) = 1.494 ns; Loc. = LAB_X18_Y13; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc|sel1_a[3]~COUTCOUT1_182'
    Info: 6: + IC(0.000 ns) + CELL(0.199 ns) = 1.693 ns; Loc. = LAB_X18_Y13; Fanout = 3; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc|sel1_a[4]~COUT'
    Info: 7: + IC(0.000 ns) + CELL(0.523 ns) = 2.216 ns; Loc. = LAB_X18_Y13; Fanout = 3; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc|sel1_a[6]~169'
    Info: 8: + IC(0.343 ns) + CELL(0.340 ns) = 2.899 ns; Loc. = LAB_X19_Y13; Fanout = 30; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mul_boothc:booth_enc|_~354'
    Info: 9: + IC(0.229 ns) + CELL(0.454 ns) = 3.582 ns; Loc. = LAB_X20_Y13; Fanout = 1; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|partial_product_node[7][1]~3760'
    Info: 10: + IC(0.057 ns) + CELL(0.454 ns) = 4.093 ns; Loc. = LAB_X20_Y13; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|partial_product_node[7][1]~3761'
    Info: 11: + IC(0.877 ns) + CELL(0.645 ns) = 5.615 ns; Loc. = LAB_X20_Y9; Fanout = 6; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~175'
    Info: 12: + IC(0.000 ns) + CELL(0.523 ns) = 6.138 ns; Loc. = LAB_X20_Y9; Fanout = 3; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[3]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~133'
    Info: 13: + IC(1.224 ns) + CELL(0.333 ns) = 7.695 ns; Loc. = LAB_X24_Y8; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~149COUT1_280'
    Info: 14: + IC(0.000 ns) + CELL(0.062 ns) = 7.757 ns; Loc. = LAB_X24_Y8; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~154COUT1_282'
    Info: 15: + IC(0.000 ns) + CELL(0.062 ns) = 7.819 ns; Loc. = LAB_X24_Y8; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~169COUT1_284'
    Info: 16: + IC(0.000 ns) + CELL(0.199 ns) = 8.018 ns; Loc. = LAB_X24_Y8; Fanout = 6; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~174'
    Info: 17: + IC(0.000 ns) + CELL(0.523 ns) = 8.541 ns; Loc. = LAB_X24_Y8; Fanout = 3; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[1]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~177'
    Info: 18: + IC(0.962 ns) + CELL(0.333 ns) = 9.836 ns; Loc. = LAB_X25_Y7; Fanout = 2; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~207COUT1_347'
    Info: 19: + IC(0.000 ns) + CELL(0.468 ns) = 10.304 ns; Loc. = LAB_X25_Y7; Fanout = 1; COMB Node = 'BSblock:ChrisBS|lpm_mult:mult_rtl_0|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|mpar_add:sub_par_add|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~245'
    Info: 20: + IC(0.343 ns) + CELL(0.340 ns) = 10.987 ns; Loc. = LAB_X26_Y7; Fanout = 6; COMB Node = 'BSblock:ChrisBS|DACsDataWord[8]~633'
    Info: 21: + IC(0.851 ns) + CELL(0.443 ns) = 12.281 ns; Loc. = LAB_X25_Y6; Fanout = 2; COMB Node = 'TwosComp:inst3|add~1187COUT1_1281'
    Info: 22: + IC(0.000 ns) + CELL(0.062 ns) = 12.343 ns; Loc. = LAB_X25_Y6; Fanout = 2; COMB Node = 'TwosComp:inst3|add~1182COUT1_1283'
    Info: 23: + IC(0.000 ns) + CELL(0.062 ns) = 12.405 ns; Loc. = LAB_X25_Y6; Fanout = 2; COMB Node = 'TwosComp:inst3|add~1152COUT1_1284'
    Info: 24: + IC(0.000 ns) + CELL(0.468 ns) = 12.873 ns; Loc. = LAB_X25_Y6; Fanout = 1; COMB Node = 'TwosComp:inst3|add~1155'
    Info: 25: + IC(0.458 ns) + CELL(0.225 ns) = 13.556 ns; Loc. = LAB_X24_Y6; Fanout = 1; COMB Node = 'BSSlow:inst|Select~2975'
    Info: 26: + IC(0.423 ns) + CELL(0.088 ns) = 14.067 ns; Loc. = LAB_X24_Y6; Fanout = 1; COMB Node = 'BSSlow:inst|Select~2976'
    Info: 27: + IC(0.628 ns) + CELL(0.454 ns) = 15.149 ns; Loc. = LAB_X23_Y3; Fanout = 1; COMB Node = 'BSSlow:inst|Select~2979'
    Info: 28: + IC(0.057 ns) + CELL(0.454 ns) = 15.660 ns; Loc. = LAB_X23_Y3; Fanout = 1; COMB Node = 'BSSlow:inst|Select~2981'
    Info: 29: + IC(0.423 ns) + CELL(0.088 ns) = 16.171 ns; Loc. = LAB_X23_Y3; Fanout = 1; COMB Node = 'BSSlow:inst|Select~2982'
    Info: 30: + IC(0.171 ns) + CELL(0.340 ns) = 16.682 ns; Loc. = LAB_X23_Y3; Fanout = 1; COMB Node = 'BSSlow:inst|Select~2983'
    Info: 31: + IC(0.057 ns) + CELL(0.568 ns) = 17.307 ns; Loc. = LAB_X23_Y3; Fanout = 2; REG Node = 'BSSlow:inst|DACsData'
    Info: Total cell delay = 9.309 ns ( 53.79 % )
    Info: Total interconnect delay = 7.998 ns ( 46.21 % )
Info: Fitter placement operations ending: elapsed time is 00:00:47
Info: Fitter routing operations beginning
Info: Average interconnect usage is 36% of the available device resources. Peak interconnect usage is 38%.
Info: Fitter routing operations ending: elapsed time is 00:00:09
Info: Fitter merged 3 physical RAM blocks that contain multiple logical RAM slices into a single location
    Info: Following physical RAM blocks contain multiple logical RAM slices
        Info: Physical RAM block M4K_X13_Y6 contains the following RAM slices
            Info: RAM slice "lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a0"
            Info: RAM slice "lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a5"
            Info: RAM slice "lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a7"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a13"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a14"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a15"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a10"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a12"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a8"
        Info: Physical RAM block M4K_X13_Y5 contains the following RAM slices
            Info: RAM slice "lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a8"
            Info: RAM slice "lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a9"
            Info: RAM slice "lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a10"
            Info: RAM slice "lpm_ram_dq3:Black2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a11"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a9"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a11"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a7"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a3"
            Info: RAM slice "lpm_ram_dq4:Silver2|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a4"
        Info: Physical RAM block M4K_X13_Y10 contains the following RAM slices
            Info: RAM slice "lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a7"
            Info: RAM slice "lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a6"
            Info: RAM slice "lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a4"
            Info: RAM slice "lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a3"
            Info: RAM slice "lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a2"
            Info: RAM slice "lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a1"
            Info: RAM slice "lpm_ram_dq4:Silver|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a0"
            Info: RAM slice "lpm_ram_dq3:Black|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a10"
            Info: RAM slice "lpm_ram_dq3:Black|altsyncram:altsyncram_component|altsyncram_9731:auto_generated|ram_block1a12"
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements
Warning: The following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin USB[15] has a permanently enabled output enable
    Info: Pin USB[14] has a permanently enabled output enable
    Info: Pin USB[13] has a permanently enabled output enable
    Info: Pin USB[12] has a permanently enabled output enable
    Info: Pin USB[11] has a permanently enabled output enable
    Info: Pin USB[10] has a permanently enabled output enable
    Info: Pin USB[9] has a permanently enabled output enable
    Info: Pin USB[8] has a permanently enabled output enable
Warning: The following 28 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin DACfClk has GND driving its datain port
    Info: Pin DACf[11] has GND driving its datain port
    Info: Pin DACf[10] has GND driving its datain port
    Info: Pin DACf[9] has GND driving its datain port
    Info: Pin DACf[8] has GND driving its datain port
    Info: Pin DACf[7] has GND driving its datain port
    Info: Pin DACf[6] has GND driving its datain port
    Info: Pin DACf[5] has GND driving its datain port
    Info: Pin DACf[4] has GND driving its datain port
    Info: Pin DACf[3] has GND driving its datain port
    Info: Pin DACf[2] has GND driving its datain port
    Info: Pin DACf[1] has GND driving its datain port
    Info: Pin DACf[0] has GND driving its datain port
    Info: Pin Dig[6] has GND driving its datain port
    Info: Pin Dig[5] has GND driving its datain port
    Info: Pin Dig[4] has GND driving its datain port
    Info: Pin Dig[3] has GND driving its datain port
    Info: Pin Dig[2] has GND driving its datain port
    Info: Pin Dig[1] has GND driving its datain port
    Info: Pin Dig[0] has GND driving its datain port
    Info: Pin USB[15] has VCC driving its datain port
    Info: Pin USB[14] has VCC driving its datain port
    Info: Pin USB[13] has VCC driving its datain port
    Info: Pin USB[12] has VCC driving its datain port
    Info: Pin USB[11] has VCC driving its datain port
    Info: Pin USB[10] has VCC driving its datain port
    Info: Pin USB[9] has VCC driving its datain port
    Info: Pin USB[8] has VCC driving its datain port
Info: The following groups of pins have the same output enable
    Info: The following pins have the same output enable: BSblock:ChrisBS|reduce_nor~427
        Info: Type bidirectional pin USB[7] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[6] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[5] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[4] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[3] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[2] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[1] uses the LVTTL I/O standard
        Info: Type bidirectional pin USB[0] uses the LVTTL I/O standard
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Processing ended: Wed Sep 28 15:28:57 2005
    Info: Elapsed time: 00:01:27


