Fitter report for GP_DDS
Tue May 06 17:28:08 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. I/O Rules Summary
 34. I/O Rules Details
 35. I/O Rules Matrix
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Tue May 06 17:28:08 2014     ;
; Quartus II 64-Bit Version          ; 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name                      ; GP_DDS                                    ;
; Top-level Entity Name              ; GP_DDS                                    ;
; Family                             ; Cyclone III                               ;
; Device                             ; EP3C10E144C7                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 227 / 10,320 ( 2 % )                      ;
;     Total combinational functions  ; 210 / 10,320 ( 2 % )                      ;
;     Dedicated logic registers      ; 86 / 10,320 ( < 1 % )                     ;
; Total registers                    ; 86                                        ;
; Total pins                         ; 41 / 95 ( 43 % )                          ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 262,144 / 423,936 ( 62 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                            ;
; Total PLLs                         ; 1 / 2 ( 50 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C10E144C7                          ;                                       ;
; Use smart compilation                                                      ; On                                    ; Off                                   ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVCMOS                          ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.26        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  15.4%      ;
+----------------------------+-------------+


+-------------------------------------+
; I/O Assignment Warnings             ;
+------------+------------------------+
; Pin Name   ; Reason                 ;
+------------+------------------------+
; Q1         ; Missing drive strength ;
; Q2         ; Missing drive strength ;
; DRhold     ; Missing drive strength ;
; SDio       ; Missing drive strength ;
; Sclk       ; Missing drive strength ;
; IOrst      ; Missing drive strength ;
; IOupdate   ; Missing drive strength ;
; TXen       ; Missing drive strength ;
; Rst        ; Missing drive strength ;
; DRctl      ; Missing drive strength ;
; Q3         ; Missing drive strength ;
; TP1        ; Missing drive strength ;
; TP2        ; Missing drive strength ;
; CmdSeqFull ; Missing drive strength ;
; P[0]       ; Missing drive strength ;
; P[1]       ; Missing drive strength ;
; P[2]       ; Missing drive strength ;
; rData[7]   ; Missing drive strength ;
; rData[6]   ; Missing drive strength ;
; rData[5]   ; Missing drive strength ;
; rData[4]   ; Missing drive strength ;
; rData[3]   ; Missing drive strength ;
; rData[2]   ; Missing drive strength ;
; rData[1]   ; Missing drive strength ;
; rData[0]   ; Missing drive strength ;
+------------+------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 430 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 430 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 418     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 12      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Projects/Archives/2011 General Purpose DDS/Altera/GP_DDS.pin.


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                              ;
+---------------------------------------------+----------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                        ;
+---------------------------------------------+----------------------------------------------------------------------------------------------+
; Total logic elements                        ; 227 / 10,320 ( 2 % )                                                                         ;
;     -- Combinational with no register       ; 141                                                                                          ;
;     -- Register only                        ; 17                                                                                           ;
;     -- Combinational with a register        ; 69                                                                                           ;
;                                             ;                                                                                              ;
; Logic element usage by number of LUT inputs ;                                                                                              ;
;     -- 4 input functions                    ; 90                                                                                           ;
;     -- 3 input functions                    ; 41                                                                                           ;
;     -- <=2 input functions                  ; 79                                                                                           ;
;     -- Register only                        ; 17                                                                                           ;
;                                             ;                                                                                              ;
; Logic elements by mode                      ;                                                                                              ;
;     -- normal mode                          ; 160                                                                                          ;
;     -- arithmetic mode                      ; 50                                                                                           ;
;                                             ;                                                                                              ;
; Total registers*                            ; 86 / 10,744 ( < 1 % )                                                                        ;
;     -- Dedicated logic registers            ; 86 / 10,320 ( < 1 % )                                                                        ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )                                                                              ;
;                                             ;                                                                                              ;
; Total LABs:  partially or completely used   ; 20 / 645 ( 3 % )                                                                             ;
; User inserted logic elements                ; 0                                                                                            ;
; Virtual pins                                ; 0                                                                                            ;
; I/O pins                                    ; 41 / 95 ( 43 % )                                                                             ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )                                                                               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                                ;
;                                             ;                                                                                              ;
; Global signals                              ; 1                                                                                            ;
; M9Ks                                        ; 32 / 46 ( 70 % )                                                                             ;
; Total block memory bits                     ; 262,144 / 423,936 ( 62 % )                                                                   ;
; Total block memory implementation bits      ; 294,912 / 423,936 ( 70 % )                                                                   ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )                                                                               ;
; PLLs                                        ; 1 / 2 ( 50 % )                                                                               ;
; Global clocks                               ; 1 / 10 ( 10 % )                                                                              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                                ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                                                                                 ;
; Peak interconnect usage (total/H/V)         ; 4% / 3% / 4%                                                                                 ;
; Maximum fan-out node                        ; altpll1:inst2|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 118                                                                                          ;
; Highest non-global fan-out signal           ; uberDDS:oneandonly|CmdSeqWrite                                                               ;
; Highest non-global fan-out                  ; 37                                                                                           ;
; Total fan-out                               ; 1582                                                                                         ;
; Average fan-out                             ; 3.54                                                                                         ;
+---------------------------------------------+----------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 227 / 10320 ( 2 % )  ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 141                  ; 0                              ;
;     -- Register only                        ; 17                   ; 0                              ;
;     -- Combinational with a register        ; 69                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 90                   ; 0                              ;
;     -- 3 input functions                    ; 41                   ; 0                              ;
;     -- <=2 input functions                  ; 79                   ; 0                              ;
;     -- Register only                        ; 17                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 160                  ; 0                              ;
;     -- arithmetic mode                      ; 50                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 86                   ; 0                              ;
;     -- Dedicated logic registers            ; 86 / 10320 ( < 1 % ) ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 20 / 645 ( 3 % )     ; 0 / 645 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 41                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )       ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 262144               ; 0                              ;
; Total RAM block bits                        ; 294912               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )        ; 1 / 2 ( 50 % )                 ;
; M9K                                         ; 32 / 46 ( 69 % )     ; 0 / 46 ( 0 % )                 ;
; Clock control block                         ; 0 / 12 ( 0 % )       ; 1 / 12 ( 8 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 126                  ; 1                              ;
;     -- Registered Input Connections         ; 86                   ; 0                              ;
;     -- Output Connections                   ; 9                    ; 118                            ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1575                 ; 126                            ;
;     -- Registered Connections               ; 863                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 16                   ; 119                            ;
;     -- hard_block:auto_generated_inst       ; 119                  ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 16                   ; 1                              ;
;     -- Output Ports                         ; 17                   ; 1                              ;
;     -- Bidir Ports                          ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Clk       ; 22    ; 1        ; 0            ; 11           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; DRover    ; 39    ; 3        ; 1            ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; PLLlock   ; 55    ; 4        ; 18           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; RAMswpOvr ; 58    ; 4        ; 21           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; Sdo       ; 46    ; 3        ; 7            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; Spare_in1 ; 72    ; 4        ; 32           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; Spare_in2 ; 76    ; 5        ; 34           ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; Trigger   ; 71    ; 4        ; 32           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rCS       ; 98    ; 6        ; 34           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rCmd[0]   ; 104   ; 6        ; 34           ; 18           ; 0            ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rCmd[1]   ; 103   ; 6        ; 34           ; 18           ; 14           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rCmd[2]   ; 100   ; 6        ; 34           ; 17           ; 0            ; 25                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rCmd[3]   ; 99    ; 6        ; 34           ; 17           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rSpare[0] ; 83    ; 5        ; 34           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rSpare[1] ; 84    ; 5        ; 34           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
; rSpare[2] ; 85    ; 5        ; 34           ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CmdSeqFull ; 86    ; 5        ; 34           ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRctl      ; 42    ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRhold     ; 43    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IOrst      ; 50    ; 3        ; 13           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; IOupdate   ; 51    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; P[0]       ; 54    ; 4        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; P[1]       ; 53    ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; P[2]       ; 52    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q1         ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q2         ; 79    ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Q3         ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Rst        ; 60    ; 4        ; 23           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SDio       ; 44    ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Sclk       ; 49    ; 3        ; 13           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TP1        ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TP2        ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TXen       ; 59    ; 4        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source                      ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+
; rData[0] ; 135   ; 8        ; 11           ; 24           ; 14           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; uberDDS:oneandonly|rData[0]~en (inverted) ; -                   ;
; rData[1] ; 133   ; 8        ; 13           ; 24           ; 21           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; uberDDS:oneandonly|rData[1]~en (inverted) ; -                   ;
; rData[2] ; 132   ; 8        ; 13           ; 24           ; 14           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; uberDDS:oneandonly|rData[2]~en (inverted) ; -                   ;
; rData[3] ; 125   ; 7        ; 18           ; 24           ; 21           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; uberDDS:oneandonly|rData[3]~en            ; -                   ;
; rData[4] ; 121   ; 7        ; 23           ; 24           ; 14           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; uberDDS:oneandonly|rData[4]~en            ; -                   ;
; rData[5] ; 120   ; 7        ; 23           ; 24           ; 7            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; uberDDS:oneandonly|rData[5]~en            ; -                   ;
; rData[6] ; 119   ; 7        ; 23           ; 24           ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; uberDDS:oneandonly|rData[6]~en            ; -                   ;
; rData[7] ; 115   ; 7        ; 28           ; 24           ; 21           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off                ; --                        ; User                 ; 0 pF ; uberDDS:oneandonly|rData[7]~en            ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+-------------------------------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 86       ; DIFFIO_R7n, DEV_OE          ; Use as regular IO        ; CmdSeqFull              ; Dual Purpose Pin          ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; rCS                     ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; rCmd[3]                 ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; rCmd[1]                 ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; rData[2]                ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; rData[1]                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 13 ( 38 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 8 ( 0 % )    ; 3.3V          ; --           ;
; 3        ; 10 / 11 ( 91 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 14 ( 50 % )  ; 3.3V          ; --           ;
; 5        ; 8 / 14 ( 57 % )  ; 3.3V          ; --           ;
; 6        ; 6 / 10 ( 60 % )  ; 3.3V          ; --           ;
; 7        ; 7 / 13 ( 54 % )  ; 3.3V          ; --           ;
; 8        ; 3 / 12 ( 25 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; Clk                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; DRover                                                    ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; DRctl                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 53         ; 3        ; DRhold                                                    ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 54         ; 3        ; SDio                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; Sdo                                                       ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; Sclk                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 69         ; 3        ; IOrst                                                     ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 70         ; 3        ; IOupdate                                                  ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 72         ; 3        ; P[2]                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 73         ; 3        ; P[1]                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ; 74         ; 4        ; P[0]                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 75         ; 4        ; PLLlock                                                   ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RAMswpOvr                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 83         ; 4        ; TXen                                                      ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 84         ; 4        ; Rst                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 65       ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 66       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 67       ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 68       ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 69       ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 70       ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 71       ; 99         ; 4        ; Trigger                                                   ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; Spare_in1                                                 ; input  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 74       ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 75       ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 76       ; 106        ; 5        ; Spare_in2                                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; Q1                                                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; Q2                                                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 113        ; 5        ; Q3                                                        ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; rSpare[0]                                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 84       ; 118        ; 5        ; rSpare[1]                                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 119        ; 5        ; rSpare[2]                                                 ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 120        ; 5        ; CmdSeqFull                                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; rCS                                                       ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; rCmd[3]                                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; rCmd[2]                                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; rCmd[1]                                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; rCmd[0]                                                   ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 106      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 111      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 112      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 113      ; 156        ; 7        ; TP2                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; TP1                                                       ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; rData[7]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; rData[6]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; rData[5]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; rData[4]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; rData[3]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 127      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 128      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 129      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; rData[2]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; rData[1]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; rData[0]                                                  ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 137      ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 138      ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 142      ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 143      ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 144      ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                              ;
+-------------------------------+--------------------------------------------------------------------------+
; Name                          ; altpll1:inst2|altpll:altpll_component|altpll1_altpll:auto_generated|pll1 ;
+-------------------------------+--------------------------------------------------------------------------+
; SDC pin name                  ; inst2|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                   ;
; Compensate clock              ; clock0                                                                   ;
; Compensated input/output pins ; --                                                                       ;
; Switchover type               ; --                                                                       ;
; Input frequency 0             ; 100.0 MHz                                                                ;
; Input frequency 1             ; --                                                                       ;
; Nominal PFD frequency         ; 100.0 MHz                                                                ;
; Nominal VCO frequency         ; 599.9 MHz                                                                ;
; VCO post scale K counter      ; 2                                                                        ;
; VCO frequency control         ; Auto                                                                     ;
; VCO phase shift step          ; 208 ps                                                                   ;
; VCO multiply                  ; --                                                                       ;
; VCO divide                    ; --                                                                       ;
; Freq min lock                 ; 50.01 MHz                                                                ;
; Freq max lock                 ; 108.37 MHz                                                               ;
; M VCO Tap                     ; 0                                                                        ;
; M Initial                     ; 1                                                                        ;
; M value                       ; 6                                                                        ;
; N value                       ; 1                                                                        ;
; Charge pump current           ; setting 1                                                                ;
; Loop filter resistance        ; setting 27                                                               ;
; Loop filter capacitance       ; setting 0                                                                ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                     ;
; Bandwidth type                ; Medium                                                                   ;
; Real time reconfigurable      ; Off                                                                      ;
; Scan chain MIF file           ; --                                                                       ;
; Preserve PLL counter order    ; Off                                                                      ;
; PLL location                  ; PLL_1                                                                    ;
; Inclk0 signal                 ; Clk                                                                      ;
; Inclk1 signal                 ; --                                                                       ;
; Inclk0 signal type            ; Dedicated Pin                                                            ;
; Inclk1 signal type            ; --                                                                       ;
+-------------------------------+--------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                        ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                                 ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; altpll1:inst2|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 3    ; 5   ; 60.0 MHz         ; 0 (0 ps)    ; 4.50 (208 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; inst2|altpll_component|auto_generated|pll1|clk[0] ;
+--------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                       ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; |GP_DDS                                   ; 227 (1)     ; 86 (0)                    ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 41   ; 0            ; 141 (1)      ; 17 (0)            ; 69 (0)           ; |GP_DDS                                                                                                   ;              ;
;    |DoubleBuffer8:inst3|                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |GP_DDS|DoubleBuffer8:inst3                                                                               ;              ;
;    |altpll1:inst2|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |GP_DDS|altpll1:inst2                                                                                     ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |GP_DDS|altpll1:inst2|altpll:altpll_component                                                             ;              ;
;          |altpll1_altpll:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |GP_DDS|altpll1:inst2|altpll:altpll_component|altpll1_altpll:auto_generated                               ;              ;
;    |ram_dq:inst|                          ; 24 (0)      ; 2 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 2 (0)            ; |GP_DDS|ram_dq:inst                                                                                       ;              ;
;       |altsyncram:altsyncram_component|   ; 24 (0)      ; 2 (0)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 2 (0)            ; |GP_DDS|ram_dq:inst|altsyncram:altsyncram_component                                                       ;              ;
;          |altsyncram_q5f1:auto_generated| ; 24 (2)      ; 2 (2)                     ; 0 (0)         ; 262144      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 2 (0)            ; |GP_DDS|ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated                        ;              ;
;             |decode_67a:rden_decode|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |GP_DDS|ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_67a:rden_decode ;              ;
;             |decode_dra:decode3|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |GP_DDS|ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3     ;              ;
;             |mux_tlb:mux2|                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 2 (2)            ; |GP_DDS|ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2           ;              ;
;    |uberDDS:oneandonly|                   ; 196 (196)   ; 78 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (118)    ; 11 (11)           ; 67 (67)          ; |GP_DDS|uberDDS:oneandonly                                                                                ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Q1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Spare_in1  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Spare_in2  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Sdo        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; PLLlock    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; RAMswpOvr  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rSpare[2]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rSpare[1]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rSpare[0]  ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Q2         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRhold     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SDio       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Sclk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IOrst      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; IOupdate   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TXen       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Rst        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRctl      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Q3         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TP1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TP2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CmdSeqFull ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; P[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; rData[7]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rData[6]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rData[5]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rData[4]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rData[3]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; rData[2]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rData[1]   ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rData[0]   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Trigger    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rCmd[0]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rCmd[1]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rCmd[2]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; rCmd[3]    ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Clk        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; rCS        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DRover     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                             ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+
; Spare_in1                                                                                       ;                   ;         ;
; Spare_in2                                                                                       ;                   ;         ;
; Sdo                                                                                             ;                   ;         ;
; PLLlock                                                                                         ;                   ;         ;
; RAMswpOvr                                                                                       ;                   ;         ;
; rSpare[2]                                                                                       ;                   ;         ;
; rSpare[1]                                                                                       ;                   ;         ;
; rSpare[0]                                                                                       ;                   ;         ;
; rData[7]                                                                                        ;                   ;         ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a7  ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a15 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a23 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a31 ; 0                 ; 6       ;
; rData[6]                                                                                        ;                   ;         ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a6  ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a14 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a22 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a30 ; 0                 ; 6       ;
;      - uberDDS:oneandonly|DRctl~1                                                               ; 0                 ; 6       ;
; rData[5]                                                                                        ;                   ;         ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a5  ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a13 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a21 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a29 ; 0                 ; 6       ;
;      - uberDDS:oneandonly|DRhold~3                                                              ; 0                 ; 6       ;
; rData[4]                                                                                        ;                   ;         ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a4  ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a12 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a20 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a28 ; 0                 ; 6       ;
; rData[3]                                                                                        ;                   ;         ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a3  ; 1                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a11 ; 1                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a19 ; 1                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a27 ; 1                 ; 6       ;
;      - uberDDS:oneandonly|Rst~0                                                                 ; 1                 ; 6       ;
; rData[2]                                                                                        ;                   ;         ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a2  ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a10 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a18 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a26 ; 0                 ; 6       ;
;      - uberDDS:oneandonly|SDio~6                                                                ; 0                 ; 6       ;
; rData[1]                                                                                        ;                   ;         ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a1  ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a9  ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a17 ; 0                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a25 ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Sclk~1                                                                ; 0                 ; 6       ;
; rData[0]                                                                                        ;                   ;         ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a0  ; 1                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a8  ; 1                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a16 ; 1                 ; 6       ;
;      - ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a24 ; 1                 ; 6       ;
;      - uberDDS:oneandonly|Selector36~0                                                          ; 1                 ; 6       ;
;      - uberDDS:oneandonly|IOrst~1                                                               ; 1                 ; 6       ;
; Trigger                                                                                         ;                   ;         ;
;      - uberDDS:oneandonly|IOupdate                                                              ; 0                 ; 6       ;
;      - DoubleBuffer8:inst3|D22~feeder                                                           ; 0                 ; 6       ;
; rCmd[0]                                                                                         ;                   ;         ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~15                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|RunSequence~6                                                         ; 0                 ; 6       ;
;      - uberDDS:oneandonly|DRhold~2                                                              ; 0                 ; 6       ;
;      - uberDDS:oneandonly|TrigDirect~1                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqFull~1                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqSize[14]~0                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqWrite~0                                                         ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~50                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~51                                                      ; 0                 ; 6       ;
; rCmd[1]                                                                                         ;                   ;         ;
;      - uberDDS:oneandonly|TrigDirect~0                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~15                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|RunSequence~6                                                         ; 0                 ; 6       ;
;      - uberDDS:oneandonly|DRhold~2                                                              ; 0                 ; 6       ;
;      - uberDDS:oneandonly|TrigDirect~1                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqFull~1                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqSize[14]~1                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqWrite~0                                                         ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~50                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~51                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr~53                                                          ; 0                 ; 6       ;
; rCmd[2]                                                                                         ;                   ;         ;
;      - uberDDS:oneandonly|RunSequence~5                                                         ; 0                 ; 6       ;
;      - uberDDS:oneandonly|DRhold~2                                                              ; 0                 ; 6       ;
;      - uberDDS:oneandonly|TrigDirect~1                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqFull~1                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector15~0                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqSize[14]~0                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector14~0                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector13~0                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector12~0                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector11~0                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector10~0                                                          ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector9~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector8~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector7~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector6~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector5~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector4~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector3~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector2~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|Selector1~0                                                           ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqWrite~0                                                         ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~49                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~50                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqAdr[11]~52                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|rData[7]~8                                                            ; 0                 ; 6       ;
; rCmd[3]                                                                                         ;                   ;         ;
;      - uberDDS:oneandonly|RunSequence~5                                                         ; 0                 ; 6       ;
;      - uberDDS:oneandonly|DRhold~1                                                              ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqSize[14]~1                                                      ; 0                 ; 6       ;
;      - uberDDS:oneandonly|CmdSeqWrite~0                                                         ; 0                 ; 6       ;
;      - uberDDS:oneandonly|rData[7]~8                                                            ; 0                 ; 6       ;
; Clk                                                                                             ;                   ;         ;
; rCS                                                                                             ;                   ;         ;
;      - DoubleBuffer8:inst3|D11~feeder                                                           ; 0                 ; 6       ;
; DRover                                                                                          ;                   ;         ;
;      - DoubleBuffer8:inst3|D55~feeder                                                           ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                               ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Clk                                                                                                                ; PIN_22             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; DoubleBuffer8:inst3|Q1                                                                                             ; FF_X24_Y18_N3      ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altpll1:inst2|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0]                               ; PLL_1              ; 118     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_67a:rden_decode|w_anode285w[2]~0 ; LCCOMB_X26_Y15_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_67a:rden_decode|w_anode285w[2]~1 ; LCCOMB_X23_Y20_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_67a:rden_decode|w_anode285w[2]~2 ; LCCOMB_X23_Y20_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode224w[2]~0     ; LCCOMB_X26_Y15_N10 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode224w[2]~1     ; LCCOMB_X26_Y15_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode237w[2]~0     ; LCCOMB_X23_Y20_N22 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode245w[2]~0     ; LCCOMB_X23_Y20_N20 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode253w[2]~0     ; LCCOMB_X23_Y20_N30 ; 8       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|BitMask[2]~3                                                                                    ; LCCOMB_X24_Y14_N18 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|ByteCtr[7]~1                                                                                    ; LCCOMB_X22_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|CmdSeqAdr[11]~49                                                                                ; LCCOMB_X24_Y18_N14 ; 15      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|CmdSeqAdr[11]~52                                                                                ; LCCOMB_X24_Y18_N16 ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|CmdSeqSize[14]~1                                                                                ; LCCOMB_X23_Y19_N2  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|CmdSeqWrite                                                                                     ; FF_X24_Y18_N11     ; 37      ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|RunSequence                                                                                     ; FF_X23_Y19_N29     ; 29      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|State.HDWR_PIN                                                                                  ; FF_X26_Y14_N19     ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|State~39                                                                                        ; LCCOMB_X24_Y15_N30 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|rData[0]~en                                                                                     ; FF_X23_Y20_N29     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|rData[1]~en                                                                                     ; FF_X23_Y20_N15     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|rData[2]~en                                                                                     ; FF_X23_Y20_N13     ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; uberDDS:oneandonly|rData[7]~8                                                                                      ; LCCOMB_X23_Y19_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                 ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altpll1:inst2|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 118     ; 13                                   ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                               ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------+---------+
; uberDDS:oneandonly|CmdSeqWrite                                                                                     ; 37      ;
; uberDDS:oneandonly|CmdSeqAdr[12]                                                                                   ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[11]                                                                                   ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[10]                                                                                   ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[9]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[8]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[7]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[6]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[5]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[4]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[3]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[2]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[1]                                                                                    ; 34      ;
; uberDDS:oneandonly|CmdSeqAdr[0]                                                                                    ; 34      ;
; uberDDS:oneandonly|RunSequence                                                                                     ; 29      ;
; rCmd[2]~input                                                                                                      ; 25      ;
; uberDDS:oneandonly|CmdSeqAdr[11]~52                                                                                ; 15      ;
; uberDDS:oneandonly|CmdSeqAdr[11]~49                                                                                ; 15      ;
; uberDDS:oneandonly|CmdSeqSize[14]~1                                                                                ; 15      ;
; uberDDS:oneandonly|State.CMD_SIZE                                                                                  ; 15      ;
; ~GND                                                                                                               ; 14      ;
; uberDDS:oneandonly|State.NEXT_BYTE                                                                                 ; 14      ;
; DoubleBuffer8:inst3|Q1                                                                                             ; 14      ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[2]~15          ; 12      ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|address_reg_a[0]                        ; 12      ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|address_reg_a[1]                        ; 12      ;
; uberDDS:oneandonly|State.NEXT_BIT                                                                                  ; 12      ;
; rCmd[1]~input                                                                                                      ; 11      ;
; uberDDS:oneandonly|CmdSeqAdr[13]                                                                                   ; 11      ;
; uberDDS:oneandonly|CmdSeqAdr[14]                                                                                   ; 11      ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[3]~13          ; 10      ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[1]~1           ; 10      ;
; rCmd[0]~input                                                                                                      ; 9       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[0]~11          ; 9       ;
; uberDDS:oneandonly|rData[7]~8                                                                                      ; 8       ;
; uberDDS:oneandonly|ByteCtr[7]~1                                                                                    ; 8       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_67a:rden_decode|w_anode285w[2]~2 ; 8       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode253w[2]~0     ; 8       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode224w[2]~1     ; 8       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode224w[2]~0     ; 8       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_67a:rden_decode|w_anode285w[2]~1 ; 8       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode237w[2]~0     ; 8       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_67a:rden_decode|w_anode285w[2]~0 ; 8       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|decode_dra:decode3|w_anode245w[2]~0     ; 8       ;
; uberDDS:oneandonly|State.START_CMDS                                                                                ; 8       ;
; uberDDS:oneandonly|BitMask[2]~3                                                                                    ; 7       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[6]~7           ; 7       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[5]~5           ; 7       ;
; uberDDS:oneandonly|DRhold~2                                                                                        ; 7       ;
; rData[0]~input                                                                                                     ; 6       ;
; DoubleBuffer8:inst3|Q2                                                                                             ; 6       ;
; rCmd[3]~input                                                                                                      ; 5       ;
; rData[1]~input                                                                                                     ; 5       ;
; rData[2]~input                                                                                                     ; 5       ;
; rData[3]~input                                                                                                     ; 5       ;
; rData[5]~input                                                                                                     ; 5       ;
; rData[6]~input                                                                                                     ; 5       ;
; uberDDS:oneandonly|State.NOT_A_REG                                                                                 ; 5       ;
; uberDDS:oneandonly|State.HDWR_PIN                                                                                  ; 5       ;
; uberDDS:oneandonly|Selector17~0                                                                                    ; 5       ;
; uberDDS:oneandonly|CmdSeqFull                                                                                      ; 5       ;
; uberDDS:oneandonly|State.WAIT_FOR_RAMP                                                                             ; 5       ;
; rData[4]~input                                                                                                     ; 4       ;
; rData[7]~input                                                                                                     ; 4       ;
; uberDDS:oneandonly|State.CLOCK_LOW                                                                                 ; 4       ;
; uberDDS:oneandonly|BitMask[7]                                                                                      ; 4       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[7]~9           ; 4       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[4]~3           ; 4       ;
; uberDDS:oneandonly|DRhold~1                                                                                        ; 4       ;
; uberDDS:oneandonly|State.FINISHED_CMD                                                                              ; 4       ;
; uberDDS:oneandonly|CmdSeqAdr[11]~48                                                                                ; 3       ;
; DoubleBuffer8:inst3|Q5                                                                                             ; 3       ;
; uberDDS:oneandonly|Equal0~1                                                                                        ; 3       ;
; uberDDS:oneandonly|LessThan1~1                                                                                     ; 3       ;
; uberDDS:oneandonly|State~30                                                                                        ; 3       ;
; uberDDS:oneandonly|LastrCS                                                                                         ; 3       ;
; uberDDS:oneandonly|DRctl~1                                                                                         ; 3       ;
; uberDDS:oneandonly|State.CLOCK_HIGH                                                                                ; 3       ;
; uberDDS:oneandonly|BitMask[6]                                                                                      ; 3       ;
; uberDDS:oneandonly|BitMask[4]                                                                                      ; 3       ;
; uberDDS:oneandonly|BitMask[5]                                                                                      ; 3       ;
; uberDDS:oneandonly|BitMask[3]                                                                                      ; 3       ;
; uberDDS:oneandonly|BitMask[2]                                                                                      ; 3       ;
; uberDDS:oneandonly|BitMask[1]                                                                                      ; 3       ;
; uberDDS:oneandonly|DRhold~3                                                                                        ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[14]                                                                                  ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[13]                                                                                  ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[12]                                                                                  ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[11]                                                                                  ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[10]                                                                                  ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[9]                                                                                   ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[8]                                                                                   ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[7]                                                                                   ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[6]                                                                                   ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[5]                                                                                   ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[4]                                                                                   ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[3]                                                                                   ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[2]                                                                                   ; 3       ;
; uberDDS:oneandonly|CmdSeqSize[1]                                                                                   ; 3       ;
; uberDDS:oneandonly|State.WAIT_FOR_TRIGGER                                                                          ; 3       ;
; uberDDS:oneandonly|IOupdateRun                                                                                     ; 3       ;
; uberDDS:oneandonly|IOrst                                                                                           ; 3       ;
; Trigger~input                                                                                                      ; 2       ;
; uberDDS:oneandonly|State~40                                                                                        ; 2       ;
; uberDDS:oneandonly|State~39                                                                                        ; 2       ;
; uberDDS:oneandonly|Selector48~0                                                                                    ; 2       ;
; uberDDS:oneandonly|State.RESTART_CMD_SEQ                                                                           ; 2       ;
; uberDDS:oneandonly|WideOr10~1                                                                                      ; 2       ;
; uberDDS:oneandonly|WideOr10~0                                                                                      ; 2       ;
; uberDDS:oneandonly|Selector53~0                                                                                    ; 2       ;
; uberDDS:oneandonly|BitMask[2]~0                                                                                    ; 2       ;
; uberDDS:oneandonly|ByteCtr[7]                                                                                      ; 2       ;
; uberDDS:oneandonly|ByteCtr[6]                                                                                      ; 2       ;
; uberDDS:oneandonly|ByteCtr[5]                                                                                      ; 2       ;
; uberDDS:oneandonly|ByteCtr[4]                                                                                      ; 2       ;
; uberDDS:oneandonly|ByteCtr[3]                                                                                      ; 2       ;
; uberDDS:oneandonly|ByteCtr[2]                                                                                      ; 2       ;
; uberDDS:oneandonly|ByteCtr[1]                                                                                      ; 2       ;
; uberDDS:oneandonly|IOrst~1                                                                                         ; 2       ;
; uberDDS:oneandonly|SDio~6                                                                                          ; 2       ;
; uberDDS:oneandonly|BitMask[0]                                                                                      ; 2       ;
; uberDDS:oneandonly|Selector18~0                                                                                    ; 2       ;
; uberDDS:oneandonly|CmdSeqAdr[11]~15                                                                                ; 2       ;
; uberDDS:oneandonly|CmdSeqSize[0]                                                                                   ; 2       ;
; uberDDS:oneandonly|IOupdate                                                                                        ; 2       ;
; uberDDS:oneandonly|Sclk                                                                                            ; 2       ;
; uberDDS:oneandonly|Add2~30                                                                                         ; 2       ;
; uberDDS:oneandonly|LessThan2~28                                                                                    ; 2       ;
; uberDDS:oneandonly|Add2~28                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~26                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~24                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~22                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~20                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~18                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~16                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~14                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~12                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~10                                                                                         ; 2       ;
; uberDDS:oneandonly|Add2~8                                                                                          ; 2       ;
; uberDDS:oneandonly|Add2~6                                                                                          ; 2       ;
; uberDDS:oneandonly|Add2~4                                                                                          ; 2       ;
; uberDDS:oneandonly|Add2~2                                                                                          ; 2       ;
; uberDDS:oneandonly|Add2~0                                                                                          ; 2       ;
; uberDDS:oneandonly|Rst~0                                                                                           ; 2       ;
; uberDDS:oneandonly|TrigDirect~0                                                                                    ; 2       ;
; uberDDS:oneandonly|DRctl                                                                                           ; 2       ;
; uberDDS:oneandonly|Rst                                                                                             ; 2       ;
; uberDDS:oneandonly|TrigDirect                                                                                      ; 2       ;
; uberDDS:oneandonly|SDio                                                                                            ; 2       ;
; uberDDS:oneandonly|DRhold                                                                                          ; 2       ;
; DRover~input                                                                                                       ; 1       ;
; rCS~input                                                                                                          ; 1       ;
; Clk~input                                                                                                          ; 1       ;
; uberDDS:oneandonly|LastrCS~0                                                                                       ; 1       ;
; uberDDS:oneandonly|Selector46~0                                                                                    ; 1       ;
; uberDDS:oneandonly|State~42                                                                                        ; 1       ;
; DoubleBuffer8:inst3|D55                                                                                            ; 1       ;
; uberDDS:oneandonly|State~41                                                                                        ; 1       ;
; uberDDS:oneandonly|State~38                                                                                        ; 1       ;
; uberDDS:oneandonly|State~37                                                                                        ; 1       ;
; uberDDS:oneandonly|State~36                                                                                        ; 1       ;
; uberDDS:oneandonly|State~35                                                                                        ; 1       ;
; uberDDS:oneandonly|Selector57~3                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector57~2                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector57~1                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector57~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector48~1                                                                                    ; 1       ;
; uberDDS:oneandonly|State~34                                                                                        ; 1       ;
; uberDDS:oneandonly|Selector39~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector40~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector41~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector42~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector43~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector44~0                                                                                    ; 1       ;
; uberDDS:oneandonly|ByteCtr[7]~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector45~0                                                                                    ; 1       ;
; uberDDS:oneandonly|ByteCtr[0]                                                                                      ; 1       ;
; uberDDS:oneandonly|State~33                                                                                        ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr~53                                                                                    ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[11]~51                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[11]~50                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[11]~47                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[11]~46                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqWrite~1                                                                                   ; 1       ;
; uberDDS:oneandonly|CmdSeqWrite~0                                                                                   ; 1       ;
; uberDDS:oneandonly|rData[0]~en                                                                                     ; 1       ;
; uberDDS:oneandonly|rData[1]~en                                                                                     ; 1       ;
; uberDDS:oneandonly|rData[2]~en                                                                                     ; 1       ;
; uberDDS:oneandonly|rData[3]~en                                                                                     ; 1       ;
; uberDDS:oneandonly|rData[4]~en                                                                                     ; 1       ;
; uberDDS:oneandonly|rData[5]~en                                                                                     ; 1       ;
; uberDDS:oneandonly|rData[6]~en                                                                                     ; 1       ;
; uberDDS:oneandonly|rData[7]~en                                                                                     ; 1       ;
; uberDDS:oneandonly|State~32                                                                                        ; 1       ;
; uberDDS:oneandonly|Sclk~3                                                                                          ; 1       ;
; uberDDS:oneandonly|Selector53~1                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector60~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector59~1                                                                                    ; 1       ;
; uberDDS:oneandonly|Equal0~0                                                                                        ; 1       ;
; uberDDS:oneandonly|Selector59~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector62~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector61~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector63~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector64~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector66~0                                                                                    ; 1       ;
; uberDDS:oneandonly|BitMask[2]~2                                                                                    ; 1       ;
; uberDDS:oneandonly|BitMask[2]~1                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan1~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector65~0                                                                                    ; 1       ;
; uberDDS:oneandonly|State~31                                                                                        ; 1       ;
; uberDDS:oneandonly|WideOr4~0                                                                                       ; 1       ;
; DoubleBuffer8:inst3|D11                                                                                            ; 1       ;
; uberDDS:oneandonly|Selector1~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector2~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector3~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector4~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector5~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector6~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector7~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector8~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector9~0                                                                                     ; 1       ;
; uberDDS:oneandonly|Selector10~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector11~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector12~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector13~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector14~0                                                                                    ; 1       ;
; uberDDS:oneandonly|CmdSeqSize[14]~0                                                                                ; 1       ;
; uberDDS:oneandonly|Selector15~0                                                                                    ; 1       ;
; uberDDS:oneandonly|CmdSeqFull~5                                                                                    ; 1       ;
; uberDDS:oneandonly|CmdSeqFull~4                                                                                    ; 1       ;
; uberDDS:oneandonly|CmdSeqFull~3                                                                                    ; 1       ;
; uberDDS:oneandonly|CmdSeqFull~2                                                                                    ; 1       ;
; uberDDS:oneandonly|CmdSeqFull~1                                                                                    ; 1       ;
; uberDDS:oneandonly|CmdSeqFull~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector17~2                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector17~1                                                                                    ; 1       ;
; uberDDS:oneandonly|Rst~1                                                                                           ; 1       ;
; uberDDS:oneandonly|TrigDirect~2                                                                                    ; 1       ;
; uberDDS:oneandonly|TrigDirect~1                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector38~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector19~1                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector19~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector20~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Selector36~0                                                                                    ; 1       ;
; uberDDS:oneandonly|Sclk~2                                                                                          ; 1       ;
; uberDDS:oneandonly|Sclk~1                                                                                          ; 1       ;
; uberDDS:oneandonly|Sclk~0                                                                                          ; 1       ;
; uberDDS:oneandonly|SDio~5                                                                                          ; 1       ;
; uberDDS:oneandonly|SDio~4                                                                                          ; 1       ;
; uberDDS:oneandonly|SDio~3                                                                                          ; 1       ;
; uberDDS:oneandonly|SDio~2                                                                                          ; 1       ;
; uberDDS:oneandonly|SDio~1                                                                                          ; 1       ;
; uberDDS:oneandonly|Selector18~1                                                                                    ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[2]~14          ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[3]~12          ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[0]~10          ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[7]~8           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[6]~6           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[5]~4           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[4]~2           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|mux_tlb:mux2|result_node[1]~0           ; 1       ;
; DoubleBuffer8:inst3|D22                                                                                            ; 1       ;
; uberDDS:oneandonly|RunSequence~7                                                                                   ; 1       ;
; uberDDS:oneandonly|RunSequence~6                                                                                   ; 1       ;
; uberDDS:oneandonly|RunSequence~5                                                                                   ; 1       ;
; uberDDS:oneandonly|RunSequence~4                                                                                   ; 1       ;
; uberDDS:oneandonly|RunSequence~3                                                                                   ; 1       ;
; uberDDS:oneandonly|RunSequence~2                                                                                   ; 1       ;
; uberDDS:oneandonly|RunSequence~1                                                                                   ; 1       ;
; uberDDS:oneandonly|RunSequence~0                                                                                   ; 1       ;
; uberDDS:oneandonly|LessThan2~27                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~25                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~23                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~21                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~19                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~17                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~15                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~13                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~11                                                                                    ; 1       ;
; uberDDS:oneandonly|LessThan2~9                                                                                     ; 1       ;
; uberDDS:oneandonly|LessThan2~7                                                                                     ; 1       ;
; uberDDS:oneandonly|LessThan2~5                                                                                     ; 1       ;
; uberDDS:oneandonly|LessThan2~3                                                                                     ; 1       ;
; uberDDS:oneandonly|LessThan2~1                                                                                     ; 1       ;
; uberDDS:oneandonly|Add1~14                                                                                         ; 1       ;
; uberDDS:oneandonly|Add1~13                                                                                         ; 1       ;
; uberDDS:oneandonly|Add1~12                                                                                         ; 1       ;
; uberDDS:oneandonly|Add1~11                                                                                         ; 1       ;
; uberDDS:oneandonly|Add1~10                                                                                         ; 1       ;
; uberDDS:oneandonly|Add1~9                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~8                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~7                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~6                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~5                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~4                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~3                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~2                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~1                                                                                          ; 1       ;
; uberDDS:oneandonly|Add1~0                                                                                          ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[14]~44                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[13]~43                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[13]~42                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[12]~41                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[12]~40                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[11]~39                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[11]~38                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[10]~37                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[10]~36                                                                                ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[9]~35                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[9]~34                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[8]~33                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[8]~32                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[7]~31                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[7]~30                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[6]~29                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[6]~28                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[5]~27                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[5]~26                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[4]~25                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[4]~24                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[3]~23                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[3]~22                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[2]~21                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[2]~20                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[1]~19                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[1]~18                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[0]~17                                                                                 ; 1       ;
; uberDDS:oneandonly|CmdSeqAdr[0]~16                                                                                 ; 1       ;
; uberDDS:oneandonly|Add2~29                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~27                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~25                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~23                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~21                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~19                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~17                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~15                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~13                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~11                                                                                         ; 1       ;
; uberDDS:oneandonly|Add2~9                                                                                          ; 1       ;
; uberDDS:oneandonly|Add2~7                                                                                          ; 1       ;
; uberDDS:oneandonly|Add2~5                                                                                          ; 1       ;
; uberDDS:oneandonly|Add2~3                                                                                          ; 1       ;
; uberDDS:oneandonly|Add2~1                                                                                          ; 1       ;
; uberDDS:oneandonly|DRctl~0                                                                                         ; 1       ;
; uberDDS:oneandonly|IOupdateRun~0                                                                                   ; 1       ;
; uberDDS:oneandonly|IOrst~0                                                                                         ; 1       ;
; uberDDS:oneandonly|SDio~0                                                                                          ; 1       ;
; uberDDS:oneandonly|DRhold~0                                                                                        ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a26                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a2                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a18                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a10                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a27                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a3                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a11                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a19                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a24                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a0                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a16                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a8                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a31                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a7                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a15                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a23                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a30                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a6                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a22                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a14                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a29                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a5                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a13                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a21                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a28                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a4                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a20                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a12                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a25                           ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a1                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a9                            ; 1       ;
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ram_block1a17                           ; 1       ;
; altpll1:inst2|altpll:altpll_component|altpll1_altpll:auto_generated|wire_pll1_fbout                                ; 1       ;
+--------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                  ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; ram_dq:inst|altsyncram:altsyncram_component|altsyncram_q5f1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32768        ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 262144 ; 32768                       ; 8                           ; --                          ; --                          ; 262144              ; 32   ; None ; M9K_X27_Y8_N0, M9K_X27_Y17_N0, M9K_X27_Y16_N0, M9K_X27_Y20_N0, M9K_X15_Y23_N0, M9K_X15_Y21_N0, M9K_X15_Y18_N0, M9K_X15_Y22_N0, M9K_X15_Y8_N0, M9K_X15_Y16_N0, M9K_X15_Y15_N0, M9K_X15_Y10_N0, M9K_X15_Y17_N0, M9K_X15_Y12_N0, M9K_X15_Y13_N0, M9K_X15_Y11_N0, M9K_X27_Y15_N0, M9K_X27_Y14_N0, M9K_X27_Y13_N0, M9K_X27_Y11_N0, M9K_X15_Y9_N0, M9K_X15_Y14_N0, M9K_X27_Y19_N0, M9K_X15_Y20_N0, M9K_X27_Y23_N0, M9K_X27_Y22_N0, M9K_X27_Y18_N0, M9K_X15_Y19_N0, M9K_X27_Y21_N0, M9K_X27_Y10_N0, M9K_X27_Y12_N0, M9K_X27_Y9_N0 ;
+---------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------+
; Interconnect Usage Summary                         ;
+----------------------------+-----------------------+
; Interconnect Resource Type ; Usage                 ;
+----------------------------+-----------------------+
; Block interconnects        ; 859 / 32,401 ( 3 % )  ;
; C16 interconnects          ; 36 / 1,326 ( 3 % )    ;
; C4 interconnects           ; 412 / 21,816 ( 2 % )  ;
; Direct links               ; 77 / 32,401 ( < 1 % ) ;
; Global clocks              ; 1 / 10 ( 10 % )       ;
; Local interconnects        ; 116 / 10,320 ( 1 % )  ;
; R24 interconnects          ; 36 / 1,289 ( 3 % )    ;
; R4 interconnects           ; 466 / 28,186 ( 2 % )  ;
+----------------------------+-----------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.35) ; Number of LABs  (Total = 20) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 2                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 4                            ;
; 16                                          ; 8                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.50) ; Number of LABs  (Total = 20) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 16                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.95) ; Number of LABs  (Total = 20) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 3                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.75) ; Number of LABs  (Total = 20) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 0                            ;
; 3                                               ; 3                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 2                            ;
; 7                                               ; 0                            ;
; 8                                               ; 1                            ;
; 9                                               ; 2                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 0                            ;
; 13                                              ; 3                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.05) ; Number of LABs  (Total = 20) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 41        ; 0            ; 41        ; 0            ; 0            ; 41        ; 41        ; 0            ; 41        ; 41        ; 0            ; 0            ; 0            ; 0            ; 24           ; 0            ; 0            ; 24           ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 41        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 41           ; 0         ; 41           ; 41           ; 0         ; 0         ; 41           ; 0         ; 0         ; 41           ; 41           ; 41           ; 41           ; 17           ; 41           ; 41           ; 17           ; 41           ; 41           ; 36           ; 41           ; 41           ; 41           ; 41           ; 41           ; 41           ; 0         ; 41           ; 41           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Q1                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Spare_in1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Spare_in2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sdo                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PLLlock            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RAMswpOvr          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rSpare[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rSpare[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rSpare[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q2                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRhold             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SDio               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Sclk               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IOrst              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; IOupdate           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TXen               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Rst                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRctl              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Q3                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TP1                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TP2                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CmdSeqFull         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; P[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rData[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rData[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rData[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rData[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rData[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rData[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rData[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rData[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Trigger            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rCmd[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rCmd[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rCmd[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rCmd[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rCS                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRover             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 °C   ;
; High Junction Temperature ; 85 °C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Tue May 06 17:27:45 2014
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C7 is compatible
    Info (176445): Device EP3C5E144I7 is compatible
    Info (176445): Device EP3C10E144I7 is compatible
    Info (176445): Device EP3C16E144C7 is compatible
    Info (176445): Device EP3C16E144I7 is compatible
    Info (176445): Device EP3C25E144C7 is compatible
    Info (176445): Device EP3C25E144I7 is compatible


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Projects/Archives/2011 General Purpose DDS/Altera/GP_DDS.fit.smsg.


