TimeQuest Timing Analyzer report for PhotonFinish2
Tue Feb 04 12:16:33 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Hold: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk40'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Hold: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk40'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Propagation Delay
 41. Minimum Propagation Delay
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Hold: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'
 55. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk40'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Output Enable Times
 63. Minimum Output Enable Times
 64. Output Disable Times
 65. Minimum Output Disable Times
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Progagation Delay
 73. Minimum Progagation Delay
 74. Board Trace Model Assignments
 75. Input Transition Times
 76. Signal Integrity Metrics (Slow 1200mv 0c Model)
 77. Signal Integrity Metrics (Slow 1200mv 85c Model)
 78. Signal Integrity Metrics (Fast 1200mv 0c Model)
 79. Setup Transfers
 80. Hold Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; PhotonFinish2                                     ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE22E22C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clk40                                              ; Base      ; 25.000 ; 40.0 MHz  ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { Clk40 }                                              ;
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 2         ; 5           ;       ;        ;           ;            ; false    ; Clk40  ; ClkGen|altpll_component|auto_generated|pll1|inclk[0] ; { ClkGen|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 123.89 MHz ; 123.89 MHz      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.964 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.357 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 4.732  ; 0.000         ;
; Clk40                                              ; 12.330 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.964 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.336     ; 3.695      ;
; 1.215 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a5  ; Uber:Big_Enchilada|DataAc[5]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.327     ; 3.453      ;
; 1.295 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7  ; Uber:Big_Enchilada|DataAc[7]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.325     ; 3.375      ;
; 1.372 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36 ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.332     ; 3.291      ;
; 1.399 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13 ; Uber:Big_Enchilada|DataAc[1]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.332     ; 3.264      ;
; 1.538 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.193      ; 3.683      ;
; 1.559 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4  ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.312     ; 3.124      ;
; 1.593 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a6~portb_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.191      ; 3.626      ;
; 1.600 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40 ; Uber:Big_Enchilada|DataAc[8]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.306     ; 3.089      ;
; 1.616 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.187      ; 3.599      ;
; 1.619 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.242      ; 3.651      ;
; 1.653 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.244      ; 3.619      ;
; 1.657 ; Uber:Big_Enchilada|RamWrData[16]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.233      ; 3.604      ;
; 1.661 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14 ; Uber:Big_Enchilada|DataAc[2]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.310     ; 3.024      ;
; 1.674 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48 ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.331     ; 2.990      ;
; 1.679 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.266      ; 3.615      ;
; 1.689 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.587      ;
; 1.697 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.579      ;
; 1.705 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.571      ;
; 1.716 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.560      ;
; 1.722 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.247      ; 3.553      ;
; 1.722 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.246      ; 3.552      ;
; 1.754 ; Uber:Big_Enchilada|RamWrData[22]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.233      ; 3.507      ;
; 1.756 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.243      ; 3.515      ;
; 1.756 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.243      ; 3.515      ;
; 1.758 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.518      ;
; 1.764 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.241      ; 3.505      ;
; 1.764 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.241      ; 3.505      ;
; 1.766 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.246      ; 3.508      ;
; 1.776 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.241      ; 3.493      ;
; 1.776 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.241      ; 3.493      ;
; 1.778 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.246      ; 3.496      ;
; 1.779 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23 ; Uber:Big_Enchilada|DataAc[11]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.329     ; 2.887      ;
; 1.782 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.243      ; 3.489      ;
; 1.782 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.243      ; 3.489      ;
; 1.784 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.492      ;
; 1.787 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.188      ; 3.429      ;
; 1.793 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a6  ; Uber:Big_Enchilada|DataAc[6]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.332     ; 2.870      ;
; 1.799 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17 ; Uber:Big_Enchilada|DataAc[5]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.328     ; 2.868      ;
; 1.802 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20 ; Uber:Big_Enchilada|DataAc[8]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.334     ; 2.859      ;
; 1.804 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.472      ;
; 1.808 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.468      ;
; 1.810 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.252      ; 3.470      ;
; 1.810 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.252      ; 3.470      ;
; 1.810 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.252      ; 3.470      ;
; 1.810 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.252      ; 3.470      ;
; 1.812 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.257      ; 3.473      ;
; 1.812 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.257      ; 3.473      ;
; 1.842 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.197      ; 3.383      ;
; 1.846 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11 ; Uber:Big_Enchilada|DataAc[11]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.332     ; 2.817      ;
; 1.846 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.183      ; 3.365      ;
; 1.864 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~portb_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.197      ; 3.361      ;
; 1.870 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a41~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.196      ; 3.354      ;
; 1.874 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a50~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.197      ; 3.351      ;
; 1.883 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.193      ; 3.338      ;
; 1.885 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.193      ; 3.336      ;
; 1.890 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35 ; Uber:Big_Enchilada|DataAc[3]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.310     ; 2.795      ;
; 1.892 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.190      ; 3.326      ;
; 1.893 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.190      ; 3.325      ;
; 1.899 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.195      ; 3.324      ;
; 1.906 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.193      ; 3.315      ;
; 1.906 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.191      ; 3.313      ;
; 1.908 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.191      ; 3.311      ;
; 1.911 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.338     ; 2.746      ;
; 1.915 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.189      ; 3.302      ;
; 1.915 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.195      ; 3.308      ;
; 1.916 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.190      ; 3.302      ;
; 1.919 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1  ; Uber:Big_Enchilada|DataAc[1]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.340     ; 2.736      ;
; 1.920 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19 ; Uber:Big_Enchilada|DataAc[7]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.318     ; 2.757      ;
; 1.939 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.334     ; 2.722      ;
; 1.941 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.240      ; 3.327      ;
; 1.945 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.254      ; 3.337      ;
; 1.945 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.254      ; 3.337      ;
; 1.947 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.259      ; 3.340      ;
; 1.949 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3  ; Uber:Big_Enchilada|DataAc[3]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.309     ; 2.737      ;
; 1.953 ; Uber:Big_Enchilada|RamWrData[20]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.223      ; 3.298      ;
; 1.954 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21 ; Uber:Big_Enchilada|DataAc[9]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.305     ; 2.736      ;
; 1.954 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.241      ; 3.315      ;
; 1.964 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.246      ; 3.310      ;
; 1.965 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.238      ; 3.301      ;
; 1.967 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.195      ; 3.256      ;
; 1.967 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.254      ; 3.315      ;
; 1.967 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.254      ; 3.315      ;
; 1.969 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.259      ; 3.318      ;
; 1.978 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.243      ; 3.293      ;
; 1.979 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.297      ;
; 1.982 ; Uber:Big_Enchilada|RamWrAddr[8]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.242      ; 3.288      ;
; 1.993 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.246      ; 3.281      ;
; 1.993 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.246      ; 3.281      ;
; 1.995 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.244      ; 3.277      ;
; 1.995 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.251      ; 3.284      ;
; 2.003 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.273      ;
; 2.003 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.273      ;
; 2.005 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.253      ; 3.276      ;
; 2.011 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.247      ; 3.264      ;
; 2.015 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.261      ;
; 2.015 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.261      ;
; 2.017 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.253      ; 3.264      ;
; 2.019 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.238      ; 3.247      ;
; 2.024 ; Uber:Big_Enchilada|RamWrAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.248      ; 3.252      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                 ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.357 ; Uber:Big_Enchilada|AcamWrState   ; Uber:Big_Enchilada|AcamWrState     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|nWR           ; Uber:Big_Enchilada|nWR             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|RunState.000  ; Uber:Big_Enchilada|RunState.000    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|RunState.011  ; Uber:Big_Enchilada|RunState.011    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|RunState.100  ; Uber:Big_Enchilada|RunState.100    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RunState.101    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|RunState.001    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|RunState.010  ; Uber:Big_Enchilada|RunState.010    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|nRD           ; Uber:Big_Enchilada|nRD             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|nCS           ; Uber:Big_Enchilada|nCS             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|TStart        ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|RamWrEn       ; Uber:Big_Enchilada|RamWrEn         ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|DataAbuf[11]  ; Uber:Big_Enchilada|DataAbuf[11]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|DataAbuf[10]  ; Uber:Big_Enchilada|DataAbuf[10]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|DataAbuf[9]   ; Uber:Big_Enchilada|DataAbuf[9]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|DataAbuf[8]   ; Uber:Big_Enchilada|DataAbuf[8]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|DataAbuf[7]   ; Uber:Big_Enchilada|DataAbuf[7]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|DataAbuf[6]   ; Uber:Big_Enchilada|DataAbuf[6]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|DataAbuf[5]   ; Uber:Big_Enchilada|DataAbuf[5]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|DataAbuf[4]   ; Uber:Big_Enchilada|DataAbuf[4]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|Fiducial      ; Uber:Big_Enchilada|Fiducial        ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Uber:Big_Enchilada|AddrRun[0]    ; Uber:Big_Enchilada|AddrRun[0]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.371 ; Uber:Big_Enchilada|RunState.011  ; Uber:Big_Enchilada|RunState.100    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.591      ;
; 0.372 ; Uber:Big_Enchilada|DataAbuf[27]  ; Uber:Big_Enchilada|DataAc[27]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.592      ;
; 0.372 ; Uber:Big_Enchilada|DataAbuf[26]  ; Uber:Big_Enchilada|DataAc[26]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.592      ;
; 0.374 ; Uber:Big_Enchilada|DataAbuf[24]  ; Uber:Big_Enchilada|DataAc[24]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.594      ;
; 0.377 ; Uber:Big_Enchilada|RunState.000  ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.597      ;
; 0.378 ; Uber:Big_Enchilada|FidCtr[16]    ; Uber:Big_Enchilada|FidCtr[16]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.597      ;
; 0.389 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RamWrEn         ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.609      ;
; 0.476 ; Uber:Big_Enchilada|DataAbuf[15]  ; Uber:Big_Enchilada|DataAc[15]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.697      ;
; 0.476 ; Uber:Big_Enchilada|DataAbuf[22]  ; Uber:Big_Enchilada|DataAc[22]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.696      ;
; 0.515 ; Uber:Big_Enchilada|DataAbuf[3]   ; Uber:Big_Enchilada|DataAc[3]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.735      ;
; 0.515 ; Uber:Big_Enchilada|DataAbuf[0]   ; Uber:Big_Enchilada|DataAc[0]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.735      ;
; 0.516 ; Uber:Big_Enchilada|DataAbuf[2]   ; Uber:Big_Enchilada|DataAc[2]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; Uber:Big_Enchilada|DataAbuf[1]   ; Uber:Big_Enchilada|DataAc[1]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.737      ;
; 0.551 ; Uber:Big_Enchilada|DataAbuf[25]  ; Uber:Big_Enchilada|DataAc[25]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.771      ;
; 0.551 ; Uber:Big_Enchilada|DataAbuf[13]  ; Uber:Big_Enchilada|DataAc[13]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.772      ;
; 0.553 ; Uber:Big_Enchilada|DataAbuf[18]  ; Uber:Big_Enchilada|DataAc[18]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.774      ;
; 0.553 ; Uber:Big_Enchilada|DataAbuf[16]  ; Uber:Big_Enchilada|DataAc[16]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.774      ;
; 0.553 ; Uber:Big_Enchilada|DataAbuf[14]  ; Uber:Big_Enchilada|DataAc[14]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.774      ;
; 0.553 ; Uber:Big_Enchilada|DataAbuf[12]  ; Uber:Big_Enchilada|DataAc[12]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.774      ;
; 0.554 ; Uber:Big_Enchilada|DataAbuf[17]  ; Uber:Big_Enchilada|DataAc[17]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 0.775      ;
; 0.554 ; Uber:Big_Enchilada|DataAbuf[23]  ; Uber:Big_Enchilada|DataAc[23]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.774      ;
; 0.556 ; Uber:Big_Enchilada|FidCtr[7]     ; Uber:Big_Enchilada|FidCtr[7]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; Uber:Big_Enchilada|FidCtr[3]     ; Uber:Big_Enchilada|FidCtr[3]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; Uber:Big_Enchilada|FidCtr[4]     ; Uber:Big_Enchilada|FidCtr[4]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; Uber:Big_Enchilada|FidCtr[5]     ; Uber:Big_Enchilada|FidCtr[5]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; Uber:Big_Enchilada|FidCtr[8]     ; Uber:Big_Enchilada|FidCtr[8]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; Uber:Big_Enchilada|FidCtr[6]     ; Uber:Big_Enchilada|FidCtr[6]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.778      ;
; 0.558 ; Uber:Big_Enchilada|FidCtr[11]    ; Uber:Big_Enchilada|FidCtr[11]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.558 ; Uber:Big_Enchilada|FidCtr[14]    ; Uber:Big_Enchilada|FidCtr[14]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.777      ;
; 0.559 ; Uber:Big_Enchilada|FidCtr[9]     ; Uber:Big_Enchilada|FidCtr[9]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; Uber:Big_Enchilada|FidCtr[10]    ; Uber:Big_Enchilada|FidCtr[10]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.559 ; Uber:Big_Enchilada|FidCtr[13]    ; Uber:Big_Enchilada|FidCtr[13]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.778      ;
; 0.560 ; Uber:Big_Enchilada|FidCtr[12]    ; Uber:Big_Enchilada|FidCtr[12]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; Uber:Big_Enchilada|FidCtr[1]     ; Uber:Big_Enchilada|FidCtr[1]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.781      ;
; 0.563 ; Uber:Big_Enchilada|FidCtr[15]    ; Uber:Big_Enchilada|FidCtr[15]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.782      ;
; 0.568 ; Uber:Big_Enchilada|RamRdAddr[1]  ; Uber:Big_Enchilada|RamRdAddr[1]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; Uber:Big_Enchilada|RamWrAddr[1]  ; Uber:Big_Enchilada|RamWrAddr[1]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; Uber:Big_Enchilada|RamRdAddr[11] ; Uber:Big_Enchilada|RamRdAddr[11]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; Uber:Big_Enchilada|RamWrAddr[11] ; Uber:Big_Enchilada|RamWrAddr[11]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; Uber:Big_Enchilada|RamRdAddr[3]  ; Uber:Big_Enchilada|RamRdAddr[3]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; Uber:Big_Enchilada|RamWrAddr[3]  ; Uber:Big_Enchilada|RamWrAddr[3]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; Uber:Big_Enchilada|RamRdAddr[9]  ; Uber:Big_Enchilada|RamRdAddr[9]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; Uber:Big_Enchilada|RamWrAddr[9]  ; Uber:Big_Enchilada|RamWrAddr[9]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; Uber:Big_Enchilada|RamWrAddr[13] ; Uber:Big_Enchilada|RamWrAddr[13]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; Uber:Big_Enchilada|RamRdAddr[4]  ; Uber:Big_Enchilada|RamRdAddr[4]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; Uber:Big_Enchilada|RamWrAddr[4]  ; Uber:Big_Enchilada|RamWrAddr[4]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; Uber:Big_Enchilada|RamRdAddr[5]  ; Uber:Big_Enchilada|RamRdAddr[5]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; Uber:Big_Enchilada|RamWrAddr[5]  ; Uber:Big_Enchilada|RamWrAddr[5]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; Uber:Big_Enchilada|RamRdAddr[7]  ; Uber:Big_Enchilada|RamRdAddr[7]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; Uber:Big_Enchilada|RamWrAddr[7]  ; Uber:Big_Enchilada|RamWrAddr[7]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; Uber:Big_Enchilada|FidCtr[2]     ; Uber:Big_Enchilada|FidCtr[2]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; Uber:Big_Enchilada|RamRdAddr[12] ; Uber:Big_Enchilada|RamRdAddr[12]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; Uber:Big_Enchilada|RamWrAddr[12] ; Uber:Big_Enchilada|RamWrAddr[12]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; Uber:Big_Enchilada|RamRdAddr[2]  ; Uber:Big_Enchilada|RamRdAddr[2]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; Uber:Big_Enchilada|RamWrAddr[2]  ; Uber:Big_Enchilada|RamWrAddr[2]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; Uber:Big_Enchilada|RamRdAddr[6]  ; Uber:Big_Enchilada|RamRdAddr[6]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; Uber:Big_Enchilada|RamWrAddr[6]  ; Uber:Big_Enchilada|RamWrAddr[6]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; Uber:Big_Enchilada|RamRdAddr[8]  ; Uber:Big_Enchilada|RamRdAddr[8]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; Uber:Big_Enchilada|RamWrAddr[8]  ; Uber:Big_Enchilada|RamWrAddr[8]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; Uber:Big_Enchilada|RamRdAddr[10] ; Uber:Big_Enchilada|RamRdAddr[10]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; Uber:Big_Enchilada|RamWrAddr[10] ; Uber:Big_Enchilada|RamWrAddr[10]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.577 ; Uber:Big_Enchilada|RamRdAddr[13] ; Uber:Big_Enchilada|RamRdAddr[13]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.797      ;
; 0.580 ; Uber:Big_Enchilada|FidCtr[0]     ; Uber:Big_Enchilada|FidCtr[0]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.800      ;
; 0.591 ; Uber:Big_Enchilada|RamRdAddr[0]  ; Uber:Big_Enchilada|RamRdAddr[0]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.811      ;
; 0.591 ; Uber:Big_Enchilada|RamWrAddr[0]  ; Uber:Big_Enchilada|RamWrAddr[0]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.811      ;
; 0.598 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|RunState.010    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.818      ;
; 0.602 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.822      ;
; 0.718 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RunState.001    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.938      ;
; 0.747 ; Uber:Big_Enchilada|DataAbuf[19]  ; Uber:Big_Enchilada|DataAc[19]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 0.971      ;
; 0.768 ; Uber:Big_Enchilada|DataAbuf[20]  ; Uber:Big_Enchilada|DataAc[20]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.066      ; 0.991      ;
; 0.794 ; Uber:Big_Enchilada|RunState.010  ; Uber:Big_Enchilada|nRD             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.031      ;
; 0.831 ; Uber:Big_Enchilada|FidCtr[3]     ; Uber:Big_Enchilada|FidCtr[4]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.051      ;
; 0.831 ; Uber:Big_Enchilada|FidCtr[5]     ; Uber:Big_Enchilada|FidCtr[6]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.051      ;
; 0.831 ; Uber:Big_Enchilada|FidCtr[9]     ; Uber:Big_Enchilada|FidCtr[10]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.050      ;
; 0.832 ; Uber:Big_Enchilada|FidCtr[11]    ; Uber:Big_Enchilada|FidCtr[12]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.051      ;
; 0.833 ; Uber:Big_Enchilada|FidCtr[13]    ; Uber:Big_Enchilada|FidCtr[14]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.052      ;
; 0.833 ; Uber:Big_Enchilada|FidCtr[1]     ; Uber:Big_Enchilada|FidCtr[2]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.053      ;
; 0.835 ; Uber:Big_Enchilada|FidCtr[15]    ; Uber:Big_Enchilada|FidCtr[16]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.054      ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                              ; Clock Edge ; Target                                                                                                      ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; 4.732 ; 4.962        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 4.732 ; 4.962        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 4.732 ; 4.962        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_we_reg        ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 4.733 ; 4.963        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_we_reg       ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; 4.736 ; 4.966        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_we_reg       ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a47~porta_address_reg0 ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a47~porta_datain_reg0  ;
; 4.737 ; 4.967        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a47~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a15~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a43~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a43~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a43~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a44~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a44~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a44~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a51~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a51~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a51~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_datain_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_we_reg       ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7~porta_datain_reg0   ;
; 4.738 ; 4.968        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7~porta_we_reg        ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_we_reg        ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~porta_address_reg0 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~porta_datain_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~porta_we_reg       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_address_reg0 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_we_reg       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_datain_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_we_reg       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a18~porta_datain_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a18~porta_we_reg       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a2~porta_we_reg        ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_address_reg0 ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_datain_reg0  ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_we_reg       ;
; 4.739 ; 4.969        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~porta_address_reg0 ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk40'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.330 ; 12.330       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.330 ; 12.330       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.335 ; 12.335       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; Clk40~input|o                                                ;
; 12.354 ; 12.354       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; Clk40~input|i                                                ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; Clk40~input|i                                                ;
; 12.645 ; 12.645       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.665 ; 12.665       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; Clk40~input|o                                                ;
; 12.669 ; 12.669       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.669 ; 12.669       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; Clk40 ; Rise       ; Clk40                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-------------+------------+-------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+--------+------------+----------------------------------------------------+
; AddrRab[*]  ; Clk40      ; 7.703 ; 8.249  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[0] ; Clk40      ; 7.703 ; 8.249  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[1] ; Clk40      ; 7.596 ; 8.168  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[2] ; Clk40      ; 5.551 ; 5.597  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[3] ; Clk40      ; 5.191 ; 5.276  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[4] ; Clk40      ; 7.534 ; 8.075  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; CsR         ; Clk40      ; 5.574 ; 5.669  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]        ; Clk40      ; 9.803 ; 10.276 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]       ; Clk40      ; 6.441 ; 6.826  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]       ; Clk40      ; 5.756 ; 6.241  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]       ; Clk40      ; 6.609 ; 6.976  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]       ; Clk40      ; 6.186 ; 6.774  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]       ; Clk40      ; 6.487 ; 6.891  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]       ; Clk40      ; 5.704 ; 6.249  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]       ; Clk40      ; 5.803 ; 6.122  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]       ; Clk40      ; 5.830 ; 6.460  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]       ; Clk40      ; 5.743 ; 6.039  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]       ; Clk40      ; 5.575 ; 6.177  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]      ; Clk40      ; 5.588 ; 5.891  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]      ; Clk40      ; 5.797 ; 6.402  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]      ; Clk40      ; 5.624 ; 5.930  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]      ; Clk40      ; 5.028 ; 5.535  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]      ; Clk40      ; 5.456 ; 5.831  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]      ; Clk40      ; 5.125 ; 5.657  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]      ; Clk40      ; 5.229 ; 5.577  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]      ; Clk40      ; 9.539 ; 10.022 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]      ; Clk40      ; 9.735 ; 10.161 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]      ; Clk40      ; 9.725 ; 10.211 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]      ; Clk40      ; 9.659 ; 10.172 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]      ; Clk40      ; 9.551 ; 10.012 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]      ; Clk40      ; 9.694 ; 10.132 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]      ; Clk40      ; 9.803 ; 10.276 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]      ; Clk40      ; 9.784 ; 10.269 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataR[*]    ; Clk40      ; 5.310 ; 5.847  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[0]   ; Clk40      ; 4.928 ; 5.418  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[1]   ; Clk40      ; 4.716 ; 5.252  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[2]   ; Clk40      ; 4.502 ; 5.016  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[3]   ; Clk40      ; 5.310 ; 5.847  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[4]   ; Clk40      ; 5.223 ; 5.734  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[5]   ; Clk40      ; 4.632 ; 5.181  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[6]   ; Clk40      ; 4.534 ; 5.006  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[7]   ; Clk40      ; 4.618 ; 5.159  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[8]   ; Clk40      ; 5.090 ; 5.685  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[9]   ; Clk40      ; 4.814 ; 5.374  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[10]  ; Clk40      ; 4.624 ; 5.151  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[11]  ; Clk40      ; 4.901 ; 5.372  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF1         ; Clk40      ; 3.022 ; 3.185  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF2         ; Clk40      ; 3.330 ; 3.514  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Err         ; Clk40      ; 2.349 ; 2.480  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; HiLo        ; Clk40      ; 3.911 ; 3.921  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Irq         ; Clk40      ; 2.079 ; 2.193  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF1         ; Clk40      ; 2.429 ; 2.550  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF2         ; Clk40      ; 2.075 ; 2.234  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+--------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+
; AddrRab[*]  ; Clk40      ; -1.365 ; -1.487 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[0] ; Clk40      ; -3.620 ; -4.172 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[1] ; Clk40      ; -4.661 ; -5.232 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[2] ; Clk40      ; -1.583 ; -1.670 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[3] ; Clk40      ; -1.365 ; -1.487 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[4] ; Clk40      ; -3.450 ; -3.895 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; CsR         ; Clk40      ; -1.257 ; -1.334 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]        ; Clk40      ; -3.325 ; -3.749 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]       ; Clk40      ; -3.875 ; -4.394 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]       ; Clk40      ; -3.356 ; -3.759 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]       ; Clk40      ; -4.138 ; -4.654 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]       ; Clk40      ; -3.880 ; -4.382 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]       ; Clk40      ; -4.135 ; -4.684 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]       ; Clk40      ; -3.524 ; -3.999 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]       ; Clk40      ; -3.591 ; -4.058 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]       ; Clk40      ; -3.756 ; -4.313 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]       ; Clk40      ; -3.644 ; -4.089 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]       ; Clk40      ; -3.622 ; -4.153 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]      ; Clk40      ; -3.606 ; -4.054 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]      ; Clk40      ; -3.947 ; -4.479 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]      ; Clk40      ; -3.749 ; -4.206 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]      ; Clk40      ; -3.325 ; -3.749 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]      ; Clk40      ; -3.699 ; -4.222 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]      ; Clk40      ; -3.525 ; -3.988 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]      ; Clk40      ; -3.593 ; -4.090 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]      ; Clk40      ; -4.672 ; -5.143 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]      ; Clk40      ; -4.860 ; -5.277 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]      ; Clk40      ; -4.854 ; -5.326 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]      ; Clk40      ; -4.787 ; -5.287 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]      ; Clk40      ; -4.684 ; -5.134 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]      ; Clk40      ; -4.821 ; -5.249 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]      ; Clk40      ; -4.926 ; -5.387 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]      ; Clk40      ; -4.910 ; -5.381 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataR[*]    ; Clk40      ; -3.484 ; -3.961 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[0]   ; Clk40      ; -3.761 ; -4.242 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[1]   ; Clk40      ; -3.670 ; -4.136 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[2]   ; Clk40      ; -3.484 ; -3.961 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[3]   ; Clk40      ; -4.141 ; -4.638 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[4]   ; Clk40      ; -3.882 ; -4.358 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[5]   ; Clk40      ; -3.652 ; -4.204 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[6]   ; Clk40      ; -3.631 ; -4.087 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[7]   ; Clk40      ; -3.838 ; -4.377 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[8]   ; Clk40      ; -4.097 ; -4.700 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[9]   ; Clk40      ; -3.986 ; -4.554 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[10]  ; Clk40      ; -3.870 ; -4.383 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[11]  ; Clk40      ; -3.985 ; -4.470 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF1         ; Clk40      ; -1.443 ; -1.523 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF2         ; Clk40      ; -2.277 ; -2.297 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Err         ; Clk40      ; -1.672 ; -1.785 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; HiLo        ; Clk40      ; -1.901 ; -1.964 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Irq         ; Clk40      ; -1.462 ; -1.568 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF1         ; Clk40      ; -1.748 ; -1.847 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF2         ; Clk40      ; -1.455 ; -1.606 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Add[*]    ; Clk40      ; 5.704 ; 5.701 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  Add[0]   ; Clk40      ; 5.704 ; 5.701 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]      ; Clk40      ; 6.257 ; 6.406 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 5.285 ; 5.340 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.422 ; 4.502 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 5.060 ; 5.118 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 5.288 ; 5.369 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 5.176 ; 5.161 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 5.308 ; 5.474 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.815 ; 4.954 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 5.386 ; 5.387 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 5.577 ; 5.723 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.847 ; 4.914 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 6.076 ; 6.238 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 5.018 ; 5.059 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 4.109 ; 4.174 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.792 ; 4.825 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 4.333 ; 4.391 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 5.174 ; 5.194 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 6.257 ; 6.406 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.525 ; 4.556 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.587 ; 4.667 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 5.609 ; 5.690 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 5.483 ; 5.473 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 5.345 ; 5.428 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 5.844 ; 5.982 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 5.609 ; 5.639 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.636 ; 4.693 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 4.604 ; 4.644 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 5.200 ; 5.259 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 5.494 ; 5.570 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataReady ; Clk40      ; 8.678 ; 8.628 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Fiducial  ; Clk40      ; 6.504 ; 6.594 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TP1       ; Clk40      ; 8.667 ; 8.615 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TStart    ; Clk40      ; 5.177 ; 5.322 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nCS       ; Clk40      ; 5.420 ; 5.434 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nRD       ; Clk40      ; 5.941 ; 6.087 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nWR       ; Clk40      ; 5.147 ; 5.232 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Add[*]    ; Clk40      ; 5.123 ; 5.118 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  Add[0]   ; Clk40      ; 5.123 ; 5.118 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]      ; Clk40      ; 3.593 ; 3.654 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.722 ; 4.774 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 3.896 ; 3.971 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 4.507 ; 4.561 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 4.723 ; 4.801 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.615 ; 4.601 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 4.745 ; 4.902 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.273 ; 4.405 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.819 ; 4.819 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 5.004 ; 5.144 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.302 ; 4.365 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 5.531 ; 5.690 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 4.466 ; 4.504 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 3.593 ; 3.654 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.250 ; 4.281 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 3.808 ; 3.862 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 4.615 ; 4.633 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.706 ; 5.851 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 3.992 ; 4.020 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.052 ; 4.127 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 5.033 ; 5.110 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 4.915 ; 4.904 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 4.781 ; 4.859 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 5.310 ; 5.445 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 5.033 ; 5.061 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.100 ; 4.153 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 4.070 ; 4.108 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 4.639 ; 4.695 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 4.923 ; 4.995 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataReady ; Clk40      ; 5.988 ; 5.939 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Fiducial  ; Clk40      ; 5.945 ; 6.033 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TP1       ; Clk40      ; 5.977 ; 5.926 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TStart    ; Clk40      ; 4.618 ; 4.756 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nCS       ; Clk40      ; 4.854 ; 4.867 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nRD       ; Clk40      ; 5.404 ; 5.546 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nWR       ; Clk40      ; 4.590 ; 4.670 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; AddrRab[0] ; Add[0]      ; 10.423 ; 10.460 ; 11.161 ; 11.062 ;
; AddrRab[0] ; Add[1]      ;        ; 9.701  ; 10.309 ;        ;
; AddrRab[0] ; Add[2]      ;        ; 9.934  ; 10.534 ;        ;
; AddrRab[1] ; Add[0]      ; 10.382 ; 10.419 ; 11.121 ; 11.022 ;
; AddrRab[1] ; Add[1]      ; 9.185  ; 9.660  ; 10.269 ; 9.816  ;
; AddrRab[1] ; Add[2]      ;        ; 9.893  ; 10.494 ;        ;
; AddrRab[2] ; Add[0]      ; 8.284  ; 8.321  ; 8.492  ; 8.393  ;
; AddrRab[2] ; Add[1]      ;        ; 7.562  ; 7.640  ;        ;
; AddrRab[2] ; Add[2]      ; 7.217  ; 7.795  ; 7.865  ; 7.331  ;
; AddrRab[3] ; Add[0]      ; 7.855  ; 7.892  ; 8.106  ; 8.007  ;
; AddrRab[3] ; Add[1]      ;        ; 7.133  ; 7.254  ;        ;
; AddrRab[3] ; Add[2]      ;        ; 7.366  ; 7.479  ;        ;
; AddrRab[3] ; Add[3]      ; 4.227  ;        ;        ; 4.351  ;
; AddrRab[4] ; Add[0]      ; 8.890  ; 8.926  ; 9.443  ; 9.350  ;
; AddrRab[4] ; Add[1]      ;        ; 9.174  ; 9.652  ;        ;
; AddrRab[4] ; Add[2]      ;        ; 9.407  ; 9.878  ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; AddrRab[0] ; Add[0]      ; 8.910  ; 10.085 ; 10.766 ; 9.434  ;
; AddrRab[0] ; Add[1]      ;        ; 9.320  ; 9.919  ;        ;
; AddrRab[0] ; Add[2]      ;        ; 9.543  ; 10.135 ;        ;
; AddrRab[1] ; Add[0]      ; 10.011 ; 10.045 ; 10.728 ; 10.631 ;
; AddrRab[1] ; Add[1]      ; 8.803  ; 9.280  ; 9.881  ; 9.390  ;
; AddrRab[1] ; Add[2]      ;        ; 9.503  ; 10.097 ;        ;
; AddrRab[2] ; Add[0]      ; 8.007  ; 8.041  ; 8.212  ; 8.115  ;
; AddrRab[2] ; Add[1]      ;        ; 7.276  ; 7.365  ;        ;
; AddrRab[2] ; Add[2]      ; 6.923  ; 7.499  ; 7.581  ; 7.013  ;
; AddrRab[3] ; Add[0]      ; 7.595  ; 7.629  ; 7.841  ; 7.744  ;
; AddrRab[3] ; Add[1]      ;        ; 6.864  ; 6.994  ;        ;
; AddrRab[3] ; Add[2]      ;        ; 7.087  ; 7.210  ;        ;
; AddrRab[3] ; Add[3]      ; 4.114  ;        ;        ; 4.238  ;
; AddrRab[4] ; Add[0]      ; 8.582  ; 8.616  ; 9.118  ; 9.027  ;
; AddrRab[4] ; Add[1]      ;        ; 8.853  ; 9.321  ;        ;
; AddrRab[4] ; Add[2]      ;        ; 9.076  ; 9.536  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 3.888 ; 3.824 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 5.367 ; 5.288 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.742 ; 4.669 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 5.569 ; 5.490 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.888 ; 3.824 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.578 ; 4.514 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 6.054 ; 5.975 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.988 ; 4.915 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 5.380 ; 5.301 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 4.813 ; 4.740 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.727 ; 4.648 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 5.438 ; 5.453 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 5.542 ; 5.463 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 4.626 ; 4.547 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 5.068 ; 4.995 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 4.428 ; 4.349 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 4.266 ; 4.187 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.851 ; 5.848 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.700 ; 4.621 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.861 ; 4.782 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 5.273 ; 5.194 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 5.104 ; 5.031 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 4.293 ; 4.214 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 5.543 ; 5.540 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 5.005 ; 4.926 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 5.111 ; 5.032 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 5.571 ; 5.498 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 4.175 ; 4.111 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 4.926 ; 4.847 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 3.381 ; 3.317 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.778 ; 4.699 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.204 ; 4.131 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 4.971 ; 4.892 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.381 ; 3.317 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.044 ; 3.980 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 5.437 ; 5.358 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.440 ; 4.367 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.790 ; 4.711 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 4.273 ; 4.200 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.163 ; 4.084 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 4.920 ; 4.935 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 4.945 ; 4.866 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 4.066 ; 3.987 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.518 ; 4.445 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 3.876 ; 3.797 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 3.721 ; 3.642 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.293 ; 5.290 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.137 ; 4.058 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.292 ; 4.213 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 4.687 ; 4.608 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 4.552 ; 4.479 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 3.747 ; 3.668 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 4.998 ; 4.995 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 4.429 ; 4.350 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.532 ; 4.453 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 5.001 ; 4.928 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 3.656 ; 3.592 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 4.354 ; 4.275 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 3.856     ; 3.920     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 5.354     ; 5.433     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.698     ; 4.771     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 5.557     ; 5.636     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.856     ; 3.920     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.623     ; 4.687     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 6.085     ; 6.164     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.967     ; 5.040     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 5.391     ; 5.470     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 4.818     ; 4.891     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.736     ; 4.815     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 5.503     ; 5.488     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 5.588     ; 5.667     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 4.657     ; 4.736     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 5.073     ; 5.146     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 4.383     ; 4.462     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 4.228     ; 4.307     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.898     ; 5.901     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.678     ; 4.757     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.867     ; 4.946     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 5.276     ; 5.355     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 5.105     ; 5.178     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 4.228     ; 4.307     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 5.583     ; 5.586     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 4.998     ; 5.077     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 5.081     ; 5.160     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 5.479     ; 5.552     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 4.150     ; 4.214     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 4.952     ; 5.031     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 3.347     ; 3.411     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.762     ; 4.841     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.160     ; 4.233     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 4.957     ; 5.036     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.347     ; 3.411     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.084     ; 4.148     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 5.464     ; 5.543     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.417     ; 4.490     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.798     ; 4.877     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 4.274     ; 4.347     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.169     ; 4.248     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 4.983     ; 4.968     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 4.987     ; 5.066     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 4.093     ; 4.172     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.519     ; 4.592     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 3.829     ; 3.908     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 3.681     ; 3.760     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.338     ; 5.341     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.113     ; 4.192     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.295     ; 4.374     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 4.687     ; 4.766     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 4.550     ; 4.623     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 3.681     ; 3.760     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 5.036     ; 5.039     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 4.420     ; 4.499     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.500     ; 4.579     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 4.910     ; 4.983     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 3.630     ; 3.694     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 4.376     ; 4.455     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 139.28 MHz ; 139.28 MHz      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 1.410 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.311 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 4.741  ; 0.000         ;
; Clk40                                              ; 12.313 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 1.410 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.308     ; 3.277      ;
; 1.616 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a5  ; Uber:Big_Enchilada|DataAc[5]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.298     ; 3.081      ;
; 1.716 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7  ; Uber:Big_Enchilada|DataAc[7]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.298     ; 2.981      ;
; 1.761 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36 ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.303     ; 2.931      ;
; 1.766 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13 ; Uber:Big_Enchilada|DataAc[1]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.301     ; 2.928      ;
; 1.910 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4  ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.285     ; 2.800      ;
; 1.912 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.182      ; 3.290      ;
; 1.952 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a6~portb_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.180      ; 3.248      ;
; 1.959 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.225      ; 3.286      ;
; 1.976 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.227      ; 3.271      ;
; 1.983 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40 ; Uber:Big_Enchilada|DataAc[8]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.280     ; 2.732      ;
; 1.984 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.266      ;
; 1.988 ; Uber:Big_Enchilada|RamWrData[16]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.217      ; 3.249      ;
; 1.996 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.176      ; 3.200      ;
; 2.019 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48 ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.302     ; 2.674      ;
; 2.021 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.229      ;
; 2.022 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.245      ; 3.243      ;
; 2.040 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.210      ;
; 2.042 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14 ; Uber:Big_Enchilada|DataAc[2]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.283     ; 2.670      ;
; 2.046 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.204      ;
; 2.051 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.228      ; 3.197      ;
; 2.053 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.197      ;
; 2.054 ; Uber:Big_Enchilada|RamWrData[22]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.217      ; 3.183      ;
; 2.078 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.226      ; 3.168      ;
; 2.078 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.172      ;
; 2.078 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.226      ; 3.168      ;
; 2.079 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.226      ; 3.167      ;
; 2.079 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.226      ; 3.167      ;
; 2.080 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.170      ;
; 2.103 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.223      ; 3.140      ;
; 2.103 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.223      ; 3.140      ;
; 2.103 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.234      ; 3.151      ;
; 2.103 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.238      ; 3.155      ;
; 2.103 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.234      ; 3.151      ;
; 2.104 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.227      ; 3.143      ;
; 2.111 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.223      ; 3.132      ;
; 2.111 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.223      ; 3.132      ;
; 2.112 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23 ; Uber:Big_Enchilada|DataAc[11]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.301     ; 2.582      ;
; 2.112 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.227      ; 3.135      ;
; 2.127 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a6  ; Uber:Big_Enchilada|DataAc[6]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.303     ; 2.565      ;
; 2.132 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.118      ;
; 2.132 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.178      ; 3.066      ;
; 2.138 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20 ; Uber:Big_Enchilada|DataAc[8]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.305     ; 2.552      ;
; 2.142 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17 ; Uber:Big_Enchilada|DataAc[5]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.299     ; 2.554      ;
; 2.158 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 3.092      ;
; 2.166 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.171      ; 3.025      ;
; 2.170 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.186      ; 3.036      ;
; 2.174 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.234      ; 3.080      ;
; 2.174 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.234      ; 3.080      ;
; 2.175 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.238      ; 3.083      ;
; 2.178 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11 ; Uber:Big_Enchilada|DataAc[11]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.303     ; 2.514      ;
; 2.199 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a50~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.186      ; 3.007      ;
; 2.208 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.310     ; 2.477      ;
; 2.210 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~portb_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.186      ; 2.996      ;
; 2.214 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.182      ; 2.988      ;
; 2.223 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a41~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.185      ; 2.982      ;
; 2.230 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.178      ; 2.968      ;
; 2.230 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.182      ; 2.972      ;
; 2.233 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1  ; Uber:Big_Enchilada|DataAc[1]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.310     ; 2.452      ;
; 2.234 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.182      ; 2.968      ;
; 2.235 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21 ; Uber:Big_Enchilada|DataAc[9]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.280     ; 2.480      ;
; 2.240 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35 ; Uber:Big_Enchilada|DataAc[3]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.284     ; 2.471      ;
; 2.241 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.180      ; 2.959      ;
; 2.245 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19 ; Uber:Big_Enchilada|DataAc[7]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.291     ; 2.459      ;
; 2.246 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.223      ; 2.997      ;
; 2.248 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3  ; Uber:Big_Enchilada|DataAc[3]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.282     ; 2.465      ;
; 2.248 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.184      ; 2.956      ;
; 2.253 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.179      ; 2.946      ;
; 2.253 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.179      ; 2.946      ;
; 2.254 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.223      ; 2.989      ;
; 2.254 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.179      ; 2.945      ;
; 2.255 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.184      ; 2.949      ;
; 2.257 ; Uber:Big_Enchilada|RamWrData[20]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.206      ; 2.969      ;
; 2.257 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.236      ; 2.999      ;
; 2.257 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.240      ; 3.003      ;
; 2.257 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.236      ; 2.999      ;
; 2.258 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.180      ; 2.942      ;
; 2.265 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.220      ; 2.975      ;
; 2.268 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.306     ; 2.421      ;
; 2.271 ; Uber:Big_Enchilada|RamWrAddr[8]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.223      ; 2.972      ;
; 2.272 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.229      ; 2.977      ;
; 2.272 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.233      ; 2.981      ;
; 2.272 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.229      ; 2.977      ;
; 2.275 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.227      ; 2.972      ;
; 2.277 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.226      ; 2.969      ;
; 2.278 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.228      ; 2.970      ;
; 2.285 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.236      ; 2.971      ;
; 2.285 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.236      ; 2.971      ;
; 2.286 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.240      ; 2.974      ;
; 2.293 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.230      ; 2.957      ;
; 2.300 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45 ; Uber:Big_Enchilada|DataAc[1]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.300     ; 2.395      ;
; 2.307 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.238      ; 2.951      ;
; 2.307 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~porta_datain_reg0   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.242      ; 2.955      ;
; 2.307 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~porta_we_reg        ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.238      ; 2.951      ;
; 2.308 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.228      ; 2.940      ;
; 2.309 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.220      ; 2.931      ;
; 2.310 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.234      ; 2.944      ;
; 2.310 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.238      ; 2.948      ;
; 2.310 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.234      ; 2.944      ;
; 2.314 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33 ; Uber:Big_Enchilada|DataAc[1]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.301     ; 2.380      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.311 ; Uber:Big_Enchilada|nWR           ; Uber:Big_Enchilada|nWR             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Uber:Big_Enchilada|RunState.011  ; Uber:Big_Enchilada|RunState.011    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Uber:Big_Enchilada|RunState.100  ; Uber:Big_Enchilada|RunState.100    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Uber:Big_Enchilada|nRD           ; Uber:Big_Enchilada|nRD             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Uber:Big_Enchilada|nCS           ; Uber:Big_Enchilada|nCS             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; Uber:Big_Enchilada|Fiducial      ; Uber:Big_Enchilada|Fiducial        ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|AcamWrState   ; Uber:Big_Enchilada|AcamWrState     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|DataAbuf[11]  ; Uber:Big_Enchilada|DataAbuf[11]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|DataAbuf[10]  ; Uber:Big_Enchilada|DataAbuf[10]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|DataAbuf[9]   ; Uber:Big_Enchilada|DataAbuf[9]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|DataAbuf[8]   ; Uber:Big_Enchilada|DataAbuf[8]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|DataAbuf[7]   ; Uber:Big_Enchilada|DataAbuf[7]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|DataAbuf[6]   ; Uber:Big_Enchilada|DataAbuf[6]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|DataAbuf[5]   ; Uber:Big_Enchilada|DataAbuf[5]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Uber:Big_Enchilada|DataAbuf[4]   ; Uber:Big_Enchilada|DataAbuf[4]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; Uber:Big_Enchilada|RunState.000  ; Uber:Big_Enchilada|RunState.000    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RunState.101    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|RunState.001    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Uber:Big_Enchilada|RunState.010  ; Uber:Big_Enchilada|RunState.010    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Uber:Big_Enchilada|TStart        ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Uber:Big_Enchilada|RamWrEn       ; Uber:Big_Enchilada|RamWrEn         ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Uber:Big_Enchilada|AddrRun[0]    ; Uber:Big_Enchilada|AddrRun[0]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.337 ; Uber:Big_Enchilada|FidCtr[16]    ; Uber:Big_Enchilada|FidCtr[16]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.536      ;
; 0.337 ; Uber:Big_Enchilada|RunState.011  ; Uber:Big_Enchilada|RunState.100    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.537      ;
; 0.338 ; Uber:Big_Enchilada|RunState.000  ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.536      ;
; 0.339 ; Uber:Big_Enchilada|DataAbuf[27]  ; Uber:Big_Enchilada|DataAc[27]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; Uber:Big_Enchilada|DataAbuf[26]  ; Uber:Big_Enchilada|DataAc[26]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; Uber:Big_Enchilada|DataAbuf[24]  ; Uber:Big_Enchilada|DataAc[24]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.539      ;
; 0.348 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RamWrEn         ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.546      ;
; 0.430 ; Uber:Big_Enchilada|DataAbuf[22]  ; Uber:Big_Enchilada|DataAc[22]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.629      ;
; 0.431 ; Uber:Big_Enchilada|DataAbuf[15]  ; Uber:Big_Enchilada|DataAc[15]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.630      ;
; 0.465 ; Uber:Big_Enchilada|DataAbuf[3]   ; Uber:Big_Enchilada|DataAc[3]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; Uber:Big_Enchilada|DataAbuf[0]   ; Uber:Big_Enchilada|DataAc[0]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.664      ;
; 0.467 ; Uber:Big_Enchilada|DataAbuf[2]   ; Uber:Big_Enchilada|DataAc[2]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; Uber:Big_Enchilada|DataAbuf[1]   ; Uber:Big_Enchilada|DataAc[1]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.666      ;
; 0.496 ; Uber:Big_Enchilada|DataAbuf[25]  ; Uber:Big_Enchilada|DataAc[25]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.496 ; Uber:Big_Enchilada|DataAbuf[13]  ; Uber:Big_Enchilada|DataAc[13]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.499 ; Uber:Big_Enchilada|DataAbuf[18]  ; Uber:Big_Enchilada|DataAc[18]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; Uber:Big_Enchilada|DataAbuf[16]  ; Uber:Big_Enchilada|DataAc[16]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; Uber:Big_Enchilada|DataAbuf[14]  ; Uber:Big_Enchilada|DataAc[14]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; Uber:Big_Enchilada|DataAbuf[12]  ; Uber:Big_Enchilada|DataAc[12]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.500 ; Uber:Big_Enchilada|FidCtr[3]     ; Uber:Big_Enchilada|FidCtr[3]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; Uber:Big_Enchilada|FidCtr[5]     ; Uber:Big_Enchilada|FidCtr[5]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; Uber:Big_Enchilada|FidCtr[8]     ; Uber:Big_Enchilada|FidCtr[8]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; Uber:Big_Enchilada|DataAbuf[17]  ; Uber:Big_Enchilada|DataAc[17]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; Uber:Big_Enchilada|DataAbuf[23]  ; Uber:Big_Enchilada|DataAc[23]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; Uber:Big_Enchilada|FidCtr[6]     ; Uber:Big_Enchilada|FidCtr[6]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; Uber:Big_Enchilada|FidCtr[7]     ; Uber:Big_Enchilada|FidCtr[7]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; Uber:Big_Enchilada|FidCtr[11]    ; Uber:Big_Enchilada|FidCtr[11]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; Uber:Big_Enchilada|FidCtr[4]     ; Uber:Big_Enchilada|FidCtr[4]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; Uber:Big_Enchilada|FidCtr[10]    ; Uber:Big_Enchilada|FidCtr[10]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; Uber:Big_Enchilada|FidCtr[12]    ; Uber:Big_Enchilada|FidCtr[12]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; Uber:Big_Enchilada|FidCtr[13]    ; Uber:Big_Enchilada|FidCtr[13]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; Uber:Big_Enchilada|FidCtr[14]    ; Uber:Big_Enchilada|FidCtr[14]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; Uber:Big_Enchilada|FidCtr[9]     ; Uber:Big_Enchilada|FidCtr[9]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; Uber:Big_Enchilada|FidCtr[1]     ; Uber:Big_Enchilada|FidCtr[1]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.506 ; Uber:Big_Enchilada|FidCtr[15]    ; Uber:Big_Enchilada|FidCtr[15]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.705      ;
; 0.512 ; Uber:Big_Enchilada|RamRdAddr[1]  ; Uber:Big_Enchilada|RamRdAddr[1]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; Uber:Big_Enchilada|RamWrAddr[1]  ; Uber:Big_Enchilada|RamWrAddr[1]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; Uber:Big_Enchilada|RamRdAddr[11] ; Uber:Big_Enchilada|RamRdAddr[11]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; Uber:Big_Enchilada|RamWrAddr[11] ; Uber:Big_Enchilada|RamWrAddr[11]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; Uber:Big_Enchilada|RamRdAddr[3]  ; Uber:Big_Enchilada|RamRdAddr[3]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Uber:Big_Enchilada|RamWrAddr[3]  ; Uber:Big_Enchilada|RamWrAddr[3]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Uber:Big_Enchilada|RamRdAddr[9]  ; Uber:Big_Enchilada|RamRdAddr[9]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Uber:Big_Enchilada|RamWrAddr[9]  ; Uber:Big_Enchilada|RamWrAddr[9]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; Uber:Big_Enchilada|RamWrAddr[13] ; Uber:Big_Enchilada|RamWrAddr[13]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; Uber:Big_Enchilada|RamRdAddr[4]  ; Uber:Big_Enchilada|RamRdAddr[4]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; Uber:Big_Enchilada|RamWrAddr[4]  ; Uber:Big_Enchilada|RamWrAddr[4]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; Uber:Big_Enchilada|FidCtr[2]     ; Uber:Big_Enchilada|FidCtr[2]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.516 ; Uber:Big_Enchilada|RamRdAddr[5]  ; Uber:Big_Enchilada|RamRdAddr[5]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; Uber:Big_Enchilada|RamWrAddr[5]  ; Uber:Big_Enchilada|RamWrAddr[5]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; Uber:Big_Enchilada|RamRdAddr[7]  ; Uber:Big_Enchilada|RamRdAddr[7]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; Uber:Big_Enchilada|RamWrAddr[7]  ; Uber:Big_Enchilada|RamWrAddr[7]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; Uber:Big_Enchilada|RamRdAddr[2]  ; Uber:Big_Enchilada|RamRdAddr[2]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Uber:Big_Enchilada|RamWrAddr[2]  ; Uber:Big_Enchilada|RamWrAddr[2]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Uber:Big_Enchilada|RamRdAddr[10] ; Uber:Big_Enchilada|RamRdAddr[10]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Uber:Big_Enchilada|RamWrAddr[10] ; Uber:Big_Enchilada|RamWrAddr[10]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Uber:Big_Enchilada|RamRdAddr[12] ; Uber:Big_Enchilada|RamRdAddr[12]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; Uber:Big_Enchilada|RamWrAddr[12] ; Uber:Big_Enchilada|RamWrAddr[12]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; Uber:Big_Enchilada|RamRdAddr[6]  ; Uber:Big_Enchilada|RamRdAddr[6]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; Uber:Big_Enchilada|RamWrAddr[6]  ; Uber:Big_Enchilada|RamWrAddr[6]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; Uber:Big_Enchilada|RamRdAddr[8]  ; Uber:Big_Enchilada|RamRdAddr[8]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; Uber:Big_Enchilada|RamWrAddr[8]  ; Uber:Big_Enchilada|RamWrAddr[8]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; Uber:Big_Enchilada|RamRdAddr[13] ; Uber:Big_Enchilada|RamRdAddr[13]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.717      ;
; 0.521 ; Uber:Big_Enchilada|FidCtr[0]     ; Uber:Big_Enchilada|FidCtr[0]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.720      ;
; 0.532 ; Uber:Big_Enchilada|RamRdAddr[0]  ; Uber:Big_Enchilada|RamRdAddr[0]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.532 ; Uber:Big_Enchilada|RamWrAddr[0]  ; Uber:Big_Enchilada|RamWrAddr[0]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.536 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|RunState.010    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.734      ;
; 0.539 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.737      ;
; 0.656 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RunState.001    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.854      ;
; 0.692 ; Uber:Big_Enchilada|DataAbuf[19]  ; Uber:Big_Enchilada|DataAc[19]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.058      ; 0.894      ;
; 0.709 ; Uber:Big_Enchilada|DataAbuf[20]  ; Uber:Big_Enchilada|DataAc[20]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.910      ;
; 0.727 ; Uber:Big_Enchilada|RunState.010  ; Uber:Big_Enchilada|nRD             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.940      ;
; 0.743 ; Uber:Big_Enchilada|FidCtr[5]     ; Uber:Big_Enchilada|FidCtr[6]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.942      ;
; 0.743 ; Uber:Big_Enchilada|FidCtr[3]     ; Uber:Big_Enchilada|FidCtr[4]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.942      ;
; 0.744 ; Uber:Big_Enchilada|FidCtr[11]    ; Uber:Big_Enchilada|FidCtr[12]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.943      ;
; 0.745 ; Uber:Big_Enchilada|FidCtr[13]    ; Uber:Big_Enchilada|FidCtr[14]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.944      ;
; 0.746 ; Uber:Big_Enchilada|FidCtr[9]     ; Uber:Big_Enchilada|FidCtr[10]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; Uber:Big_Enchilada|FidCtr[1]     ; Uber:Big_Enchilada|FidCtr[2]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.946      ;
; 0.749 ; Uber:Big_Enchilada|FidCtr[15]    ; Uber:Big_Enchilada|FidCtr[16]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.948      ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                                      ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_we_reg       ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 4.741 ; 4.971        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_we_reg        ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_we_reg       ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 4.743 ; 4.973        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a47~porta_address_reg0 ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a47~porta_we_reg       ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a51~porta_address_reg0 ;
; 4.744 ; 4.974        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a51~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4~porta_we_reg        ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_we_reg       ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; 4.745 ; 4.975        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7~porta_we_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a15~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a18~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~porta_address_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~porta_we_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a39~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a39~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3~porta_we_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a41~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a41~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a43~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a43~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a44~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a44~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a47~porta_datain_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a49~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a49~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a50~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a50~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a51~porta_datain_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a55~porta_address_reg0 ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a55~porta_we_reg       ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a5~porta_we_reg        ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 4.746 ; 4.976        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_we_reg        ;
; 4.747 ; 4.963        ; 0.216          ; High Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|address_reg_b[0]                 ;
; 4.747 ; 4.963        ; 0.216          ; High Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|out_address_reg_b[0]             ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_datain_reg0  ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a2~porta_we_reg        ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_datain_reg0  ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~porta_datain_reg0  ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_we_reg       ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_datain_reg0  ;
+-------+--------------+----------------+------------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk40'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.313 ; 12.313       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.313 ; 12.313       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.358 ; 12.358       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; Clk40~input|o                                                ;
; 12.378 ; 12.378       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; Clk40~input|i                                                ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; Clk40~input|i                                                ;
; 12.621 ; 12.621       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.642 ; 12.642       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; Clk40~input|o                                                ;
; 12.684 ; 12.684       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.684 ; 12.684       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; Clk40 ; Rise       ; Clk40                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; AddrRab[*]  ; Clk40      ; 6.818 ; 7.267 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[0] ; Clk40      ; 6.818 ; 7.267 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[1] ; Clk40      ; 6.724 ; 7.187 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[2] ; Clk40      ; 4.967 ; 5.049 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[3] ; Clk40      ; 4.606 ; 4.821 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[4] ; Clk40      ; 6.731 ; 7.050 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; CsR         ; Clk40      ; 5.075 ; 5.080 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]        ; Clk40      ; 8.615 ; 8.986 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]       ; Clk40      ; 5.625 ; 5.901 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]       ; Clk40      ; 5.002 ; 5.390 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]       ; Clk40      ; 5.788 ; 6.045 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]       ; Clk40      ; 5.425 ; 5.854 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]       ; Clk40      ; 5.677 ; 5.965 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]       ; Clk40      ; 4.967 ; 5.395 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]       ; Clk40      ; 5.050 ; 5.278 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]       ; Clk40      ; 5.099 ; 5.588 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]       ; Clk40      ; 5.004 ; 5.228 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]       ; Clk40      ; 4.863 ; 5.336 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]      ; Clk40      ; 4.869 ; 5.080 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]      ; Clk40      ; 5.077 ; 5.541 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]      ; Clk40      ; 4.909 ; 5.127 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]      ; Clk40      ; 4.379 ; 4.758 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]      ; Clk40      ; 4.755 ; 5.043 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]      ; Clk40      ; 4.468 ; 4.884 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]      ; Clk40      ; 4.562 ; 4.819 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]      ; Clk40      ; 8.373 ; 8.753 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]      ; Clk40      ; 8.552 ; 8.874 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]      ; Clk40      ; 8.545 ; 8.917 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]      ; Clk40      ; 8.478 ; 8.886 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]      ; Clk40      ; 8.376 ; 8.734 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]      ; Clk40      ; 8.517 ; 8.847 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]      ; Clk40      ; 8.615 ; 8.974 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]      ; Clk40      ; 8.600 ; 8.986 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataR[*]    ; Clk40      ; 4.686 ; 5.052 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[0]   ; Clk40      ; 4.343 ; 4.681 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[1]   ; Clk40      ; 4.133 ; 4.529 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[2]   ; Clk40      ; 3.941 ; 4.326 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[3]   ; Clk40      ; 4.686 ; 5.052 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[4]   ; Clk40      ; 4.597 ; 4.966 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[5]   ; Clk40      ; 4.064 ; 4.476 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[6]   ; Clk40      ; 3.972 ; 4.330 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[7]   ; Clk40      ; 4.050 ; 4.462 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[8]   ; Clk40      ; 4.478 ; 4.931 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[9]   ; Clk40      ; 4.233 ; 4.640 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[10]  ; Clk40      ; 4.055 ; 4.439 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[11]  ; Clk40      ; 4.311 ; 4.658 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF1         ; Clk40      ; 2.695 ; 2.858 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF2         ; Clk40      ; 2.971 ; 3.149 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Err         ; Clk40      ; 2.060 ; 2.226 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; HiLo        ; Clk40      ; 3.474 ; 3.566 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Irq         ; Clk40      ; 1.840 ; 1.964 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF1         ; Clk40      ; 2.148 ; 2.280 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF2         ; Clk40      ; 1.833 ; 2.001 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+
; AddrRab[*]  ; Clk40      ; -1.198 ; -1.335 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[0] ; Clk40      ; -3.144 ; -3.587 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[1] ; Clk40      ; -4.092 ; -4.545 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[2] ; Clk40      ; -1.408 ; -1.504 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[3] ; Clk40      ; -1.198 ; -1.335 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[4] ; Clk40      ; -2.998 ; -3.329 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; CsR         ; Clk40      ; -1.117 ; -1.196 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]        ; Clk40      ; -2.883 ; -3.189 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]       ; Clk40      ; -3.392 ; -3.773 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]       ; Clk40      ; -2.905 ; -3.221 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]       ; Clk40      ; -3.633 ; -4.008 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]       ; Clk40      ; -3.407 ; -3.761 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]       ; Clk40      ; -3.625 ; -4.028 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]       ; Clk40      ; -3.061 ; -3.424 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]       ; Clk40      ; -3.119 ; -3.464 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]       ; Clk40      ; -3.283 ; -3.706 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]       ; Clk40      ; -3.171 ; -3.512 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]       ; Clk40      ; -3.153 ; -3.560 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]      ; Clk40      ; -3.136 ; -3.466 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]      ; Clk40      ; -3.454 ; -3.853 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]      ; Clk40      ; -3.269 ; -3.606 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]      ; Clk40      ; -2.883 ; -3.189 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]      ; Clk40      ; -3.217 ; -3.621 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]      ; Clk40      ; -3.061 ; -3.415 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]      ; Clk40      ; -3.127 ; -3.503 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]      ; Clk40      ; -4.128 ; -4.498 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]      ; Clk40      ; -4.300 ; -4.614 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]      ; Clk40      ; -4.296 ; -4.656 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]      ; Clk40      ; -4.229 ; -4.625 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]      ; Clk40      ; -4.131 ; -4.480 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]      ; Clk40      ; -4.267 ; -4.588 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]      ; Clk40      ; -4.361 ; -4.710 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]      ; Clk40      ; -4.348 ; -4.723 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataR[*]    ; Clk40      ; -3.037 ; -3.385 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[0]   ; Clk40      ; -3.288 ; -3.638 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[1]   ; Clk40      ; -3.198 ; -3.554 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[2]   ; Clk40      ; -3.037 ; -3.385 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[3]   ; Clk40      ; -3.639 ; -3.993 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[4]   ; Clk40      ; -3.394 ; -3.755 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[5]   ; Clk40      ; -3.188 ; -3.612 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[6]   ; Clk40      ; -3.163 ; -3.521 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[7]   ; Clk40      ; -3.360 ; -3.769 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[8]   ; Clk40      ; -3.599 ; -4.045 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[9]   ; Clk40      ; -3.494 ; -3.922 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[10]  ; Clk40      ; -3.387 ; -3.768 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[11]  ; Clk40      ; -3.481 ; -3.829 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF1         ; Clk40      ; -1.275 ; -1.377 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF2         ; Clk40      ; -2.015 ; -2.075 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Err         ; Clk40      ; -1.459 ; -1.607 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; HiLo        ; Clk40      ; -1.680 ; -1.752 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Irq         ; Clk40      ; -1.289 ; -1.409 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF1         ; Clk40      ; -1.538 ; -1.652 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF2         ; Clk40      ; -1.281 ; -1.442 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Add[*]    ; Clk40      ; 5.220 ; 5.163 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  Add[0]   ; Clk40      ; 5.220 ; 5.163 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]      ; Clk40      ; 5.668 ; 5.678 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.818 ; 4.849 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.039 ; 4.057 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 4.615 ; 4.615 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 4.829 ; 4.817 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.727 ; 4.662 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 4.845 ; 4.925 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.401 ; 4.478 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.918 ; 4.855 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 5.109 ; 5.130 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.414 ; 4.430 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 5.519 ; 5.562 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 4.566 ; 4.562 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 3.730 ; 3.758 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.384 ; 4.360 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 3.935 ; 3.955 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 4.736 ; 4.700 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.668 ; 5.678 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.116 ; 4.099 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.160 ; 4.177 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 5.127 ; 5.143 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 5.025 ; 4.930 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 4.873 ; 4.866 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 5.301 ; 5.330 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 5.133 ; 5.084 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.219 ; 4.229 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 4.204 ; 4.194 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 4.754 ; 4.735 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 5.006 ; 4.997 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataReady ; Clk40      ; 7.825 ; 7.806 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Fiducial  ; Clk40      ; 5.906 ; 5.871 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TP1       ; Clk40      ; 7.816 ; 7.792 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TStart    ; Clk40      ; 4.730 ; 4.788 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nCS       ; Clk40      ; 4.967 ; 4.911 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nRD       ; Clk40      ; 5.378 ; 5.435 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nWR       ; Clk40      ; 4.684 ; 4.689 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Add[*]    ; Clk40      ; 4.690 ; 4.635 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  Add[0]   ; Clk40      ; 4.690 ; 4.635 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]      ; Clk40      ; 3.260 ; 3.287 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.305 ; 4.334 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 3.559 ; 3.575 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 4.110 ; 4.109 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 4.314 ; 4.302 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.216 ; 4.154 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 4.331 ; 4.408 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 3.908 ; 3.981 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.401 ; 4.340 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 4.588 ; 4.606 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 3.917 ; 3.932 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 5.022 ; 5.064 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 4.063 ; 4.058 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 3.260 ; 3.287 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 3.891 ; 3.867 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 3.457 ; 3.476 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 4.226 ; 4.191 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.167 ; 5.177 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 3.631 ; 3.614 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 3.673 ; 3.689 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 4.601 ; 4.616 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 4.506 ; 4.414 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 4.358 ; 4.350 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 4.814 ; 4.842 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 4.607 ; 4.559 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 3.730 ; 3.739 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 3.717 ; 3.707 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 4.241 ; 4.223 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 4.486 ; 4.477 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataReady ; Clk40      ; 5.448 ; 5.423 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Fiducial  ; Clk40      ; 5.395 ; 5.361 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TP1       ; Clk40      ; 5.440 ; 5.410 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TStart    ; Clk40      ; 4.221 ; 4.276 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nCS       ; Clk40      ; 4.450 ; 4.395 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nRD       ; Clk40      ; 4.887 ; 4.942 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nWR       ; Clk40      ; 4.175 ; 4.179 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; AddrRab[0] ; Add[0]      ; 9.355 ; 9.359 ; 9.915 ; 9.793 ;
; AddrRab[0] ; Add[1]      ;       ; 8.653 ; 9.149 ;       ;
; AddrRab[0] ; Add[2]      ;       ; 8.805 ; 9.381 ;       ;
; AddrRab[1] ; Add[0]      ; 9.323 ; 9.327 ; 9.878 ; 9.756 ;
; AddrRab[1] ; Add[1]      ; 8.200 ; 8.621 ; 9.112 ; 8.687 ;
; AddrRab[1] ; Add[2]      ;       ; 8.773 ; 9.344 ;       ;
; AddrRab[2] ; Add[0]      ; 7.517 ; 7.521 ; 7.691 ; 7.569 ;
; AddrRab[2] ; Add[1]      ;       ; 6.815 ; 6.925 ;       ;
; AddrRab[2] ; Add[2]      ; 6.546 ; 6.967 ; 7.157 ; 6.580 ;
; AddrRab[3] ; Add[0]      ; 7.137 ; 7.141 ; 7.341 ; 7.219 ;
; AddrRab[3] ; Add[1]      ;       ; 6.435 ; 6.575 ;       ;
; AddrRab[3] ; Add[2]      ;       ; 6.587 ; 6.807 ;       ;
; AddrRab[3] ; Add[3]      ; 3.782 ;       ;       ; 3.942 ;
; AddrRab[4] ; Add[0]      ; 7.960 ; 7.963 ; 8.384 ; 8.267 ;
; AddrRab[4] ; Add[1]      ;       ; 8.180 ; 8.562 ;       ;
; AddrRab[4] ; Add[2]      ;       ; 8.331 ; 8.794 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; AddrRab[0] ; Add[0]      ; 7.981 ; 9.016 ; 9.555 ; 8.346 ;
; AddrRab[0] ; Add[1]      ;       ; 8.304 ; 8.792 ;       ;
; AddrRab[0] ; Add[2]      ;       ; 8.449 ; 9.015 ;       ;
; AddrRab[1] ; Add[0]      ; 8.981 ; 8.984 ; 9.519 ; 9.401 ;
; AddrRab[1] ; Add[1]      ; 7.849 ; 8.272 ; 8.756 ; 8.302 ;
; AddrRab[1] ; Add[2]      ;       ; 8.417 ; 8.979 ;       ;
; AddrRab[2] ; Add[0]      ; 7.253 ; 7.256 ; 7.426 ; 7.308 ;
; AddrRab[2] ; Add[1]      ;       ; 6.544 ; 6.663 ;       ;
; AddrRab[2] ; Add[2]      ; 6.266 ; 6.689 ; 6.886 ; 6.284 ;
; AddrRab[3] ; Add[0]      ; 6.888 ; 6.891 ; 7.090 ; 6.972 ;
; AddrRab[3] ; Add[1]      ;       ; 6.179 ; 6.327 ;       ;
; AddrRab[3] ; Add[2]      ;       ; 6.324 ; 6.550 ;       ;
; AddrRab[3] ; Add[3]      ; 3.669 ;       ;       ; 3.827 ;
; AddrRab[4] ; Add[0]      ; 7.676 ; 7.678 ; 8.086 ; 7.973 ;
; AddrRab[4] ; Add[1]      ;       ; 7.884 ; 8.258 ;       ;
; AddrRab[4] ; Add[2]      ;       ; 8.030 ; 8.480 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 3.517 ; 3.477 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.877 ; 4.826 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.328 ; 4.253 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 5.055 ; 5.004 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.517 ; 3.477 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.151 ; 4.111 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 5.506 ; 5.455 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.560 ; 4.485 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.891 ; 4.840 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 4.391 ; 4.316 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.280 ; 4.229 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 4.907 ; 4.880 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 5.032 ; 4.981 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 4.192 ; 4.141 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.623 ; 4.548 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 4.015 ; 3.964 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 3.853 ; 3.802 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.276 ; 5.238 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.270 ; 4.219 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.415 ; 4.364 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 4.777 ; 4.726 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 4.651 ; 4.576 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 3.882 ; 3.831 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 4.982 ; 4.944 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 4.550 ; 4.499 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.639 ; 4.588 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 5.078 ; 5.003 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 3.777 ; 3.737 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 4.466 ; 4.415 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 3.068 ; 3.028 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.345 ; 4.294 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 3.851 ; 3.776 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 4.516 ; 4.465 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.068 ; 3.028 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 3.676 ; 3.636 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 4.949 ; 4.898 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.074 ; 3.999 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.360 ; 4.309 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 3.911 ; 3.836 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 3.772 ; 3.721 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 4.449 ; 4.422 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 4.493 ; 4.442 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 3.687 ; 3.636 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.134 ; 4.059 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 3.518 ; 3.467 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 3.363 ; 3.312 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 4.773 ; 4.735 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 3.762 ; 3.711 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 3.902 ; 3.851 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 4.249 ; 4.198 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 4.160 ; 4.085 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 3.391 ; 3.340 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 4.492 ; 4.454 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 4.032 ; 3.981 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.117 ; 4.066 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 4.571 ; 4.496 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 3.318 ; 3.278 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 3.951 ; 3.900 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 3.470     ; 3.510     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.824     ; 4.875     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.233     ; 4.308     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 5.001     ; 5.052     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.470     ; 3.510     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 4.139     ; 4.179     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 5.454     ; 5.505     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.453     ; 4.528     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.834     ; 4.885     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 4.315     ; 4.390     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.262     ; 4.313     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 4.880     ; 4.907     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 5.042     ; 5.093     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 4.171     ; 4.222     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.532     ; 4.607     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 3.933     ; 3.984     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 3.807     ; 3.858     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 5.248     ; 5.286     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.220     ; 4.271     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.355     ; 4.406     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 4.779     ; 4.830     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 4.581     ; 4.656     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 3.835     ; 3.886     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 4.955     ; 4.993     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 4.497     ; 4.548     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.625     ; 4.676     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 4.912     ; 4.987     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 3.718     ; 3.758     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 4.460     ; 4.511     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 3.022     ; 3.062     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 4.293     ; 4.344     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 3.756     ; 3.831     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 4.462     ; 4.513     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.022     ; 3.062     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 3.663     ; 3.703     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 4.898     ; 4.949     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 3.968     ; 4.043     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 4.302     ; 4.353     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 3.835     ; 3.910     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 3.753     ; 3.804     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 4.422     ; 4.449     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 4.501     ; 4.552     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 3.665     ; 3.716     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.044     ; 4.119     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 3.437     ; 3.488     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 3.316     ; 3.367     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 4.745     ; 4.783     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 3.713     ; 3.764     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 3.842     ; 3.893     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 4.249     ; 4.300     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 4.090     ; 4.165     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 3.343     ; 3.394     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 4.465     ; 4.503     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 3.979     ; 4.030     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.101     ; 4.152     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 4.409     ; 4.484     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 3.260     ; 3.300     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 3.944     ; 3.995     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 2.634 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.185 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 4.747  ; 0.000         ;
; Clk40                                              ; 12.085 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                     ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 2.634 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.173     ; 2.180      ;
; 2.776 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a5  ; Uber:Big_Enchilada|DataAc[5]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.166     ; 2.045      ;
; 2.846 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7  ; Uber:Big_Enchilada|DataAc[7]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.167     ; 1.974      ;
; 2.848 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.110      ; 2.271      ;
; 2.857 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.112      ; 2.264      ;
; 2.858 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.115      ; 2.266      ;
; 2.864 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a6~portb_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.084      ; 2.229      ;
; 2.864 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.085      ; 2.230      ;
; 2.875 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.115      ; 2.249      ;
; 2.884 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13 ; Uber:Big_Enchilada|DataAc[1]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.169     ; 1.934      ;
; 2.890 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.125      ; 2.244      ;
; 2.892 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36 ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.169     ; 1.926      ;
; 2.897 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.114      ; 2.226      ;
; 2.897 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.113      ; 2.225      ;
; 2.897 ; Uber:Big_Enchilada|RamWrData[16]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.107      ; 2.219      ;
; 2.903 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.115      ; 2.221      ;
; 2.910 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.115      ; 2.214      ;
; 2.922 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.079      ; 2.166      ;
; 2.953 ; Uber:Big_Enchilada|RamWrData[22]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.107      ; 2.163      ;
; 2.973 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.115      ; 2.151      ;
; 2.990 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4  ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.157     ; 1.840      ;
; 2.993 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.115      ; 2.131      ;
; 2.994 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.082      ; 2.097      ;
; 3.003 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.088      ; 2.094      ;
; 3.014 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.077      ; 2.072      ;
; 3.025 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40 ; Uber:Big_Enchilada|DataAc[8]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.152     ; 1.810      ;
; 3.025 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.085      ; 2.069      ;
; 3.025 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a50~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.089      ; 2.073      ;
; 3.027 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 2.093      ;
; 3.027 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 2.093      ;
; 3.027 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.108      ; 2.090      ;
; 3.027 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.108      ; 2.090      ;
; 3.029 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.114      ; 2.094      ;
; 3.029 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 2.091      ;
; 3.032 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a41~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.088      ; 2.065      ;
; 3.033 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~portb_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.089      ; 2.065      ;
; 3.040 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.085      ; 2.054      ;
; 3.042 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48 ; Uber:Big_Enchilada|DataAc[4]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.168     ; 1.777      ;
; 3.043 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.108      ; 2.074      ;
; 3.043 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.108      ; 2.074      ;
; 3.043 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.108      ; 2.074      ;
; 3.045 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.083      ; 2.047      ;
; 3.045 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 2.075      ;
; 3.047 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.081      ; 2.043      ;
; 3.047 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.086      ; 2.048      ;
; 3.047 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.082      ; 2.044      ;
; 3.049 ; Uber:Big_Enchilada|RamRdAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.083      ; 2.043      ;
; 3.054 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 2.066      ;
; 3.054 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 2.066      ;
; 3.056 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.108      ; 2.061      ;
; 3.056 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.114      ; 2.067      ;
; 3.058 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.112      ; 2.063      ;
; 3.058 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.106      ; 2.057      ;
; 3.059 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14 ; Uber:Big_Enchilada|DataAc[2]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.155     ; 1.773      ;
; 3.065 ; Uber:Big_Enchilada|RamWrData[20]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.099      ; 2.043      ;
; 3.072 ; Uber:Big_Enchilada|RamWrAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 2.048      ;
; 3.079 ; Uber:Big_Enchilada|RamWrAddr[8]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.109      ; 2.039      ;
; 3.080 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.113      ; 2.042      ;
; 3.084 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.106      ; 2.031      ;
; 3.086 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.113      ; 2.036      ;
; 3.086 ; Uber:Big_Enchilada|RamWrData[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.105      ; 2.028      ;
; 3.087 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.115      ; 2.037      ;
; 3.090 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.085      ; 2.004      ;
; 3.094 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23 ; Uber:Big_Enchilada|DataAc[11]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.168     ; 1.725      ;
; 3.094 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20 ; Uber:Big_Enchilada|DataAc[8]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.172     ; 1.721      ;
; 3.098 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.118      ; 2.029      ;
; 3.098 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.118      ; 2.029      ;
; 3.098 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.082      ; 1.993      ;
; 3.100 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.121      ; 2.030      ;
; 3.103 ; Uber:Big_Enchilada|RamWrAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.113      ; 2.019      ;
; 3.103 ; Uber:Big_Enchilada|RamWrAddr[11]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.114      ; 2.020      ;
; 3.106 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.114      ; 2.017      ;
; 3.111 ; Uber:Big_Enchilada|RamWrAddr[7]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 2.009      ;
; 3.114 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a6  ; Uber:Big_Enchilada|DataAc[6]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.170     ; 1.703      ;
; 3.116 ; Uber:Big_Enchilada|RamWrData[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.100      ; 1.993      ;
; 3.117 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.086      ; 1.978      ;
; 3.117 ; Uber:Big_Enchilada|RamWrAddr[8]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.118      ; 2.010      ;
; 3.117 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.083      ; 1.975      ;
; 3.125 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.118      ; 2.002      ;
; 3.125 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.118      ; 2.002      ;
; 3.127 ; Uber:Big_Enchilada|RamWrAddr[8]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.119      ; 2.001      ;
; 3.127 ; Uber:Big_Enchilada|RamWrAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_datain_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.121      ; 2.003      ;
; 3.130 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17 ; Uber:Big_Enchilada|DataAc[5]~reg0                                                                           ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.167     ; 1.690      ;
; 3.130 ; Uber:Big_Enchilada|RamWrAddr[8]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.113      ; 1.992      ;
; 3.131 ; Uber:Big_Enchilada|RamWrAddr[8]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.117      ; 1.995      ;
; 3.138 ; Uber:Big_Enchilada|RamRdAddr[4]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4~portb_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.081      ; 1.952      ;
; 3.143 ; Uber:Big_Enchilada|RamRdAddr[6]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a5~portb_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.080      ; 1.946      ;
; 3.147 ; Uber:Big_Enchilada|RamWrAddr[1]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.117      ; 1.979      ;
; 3.153 ; Uber:Big_Enchilada|RamRdAddr[13]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~portb_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.087      ; 1.943      ;
; 3.155 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11 ; Uber:Big_Enchilada|DataAc[11]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.168     ; 1.664      ;
; 3.161 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.115      ; 1.963      ;
; 3.161 ; Uber:Big_Enchilada|RamWrAddr[10]                                                         ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.108      ; 1.956      ;
; 3.166 ; Uber:Big_Enchilada|RamWrAddr[1]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.118      ; 1.961      ;
; 3.168 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4~porta_address_reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.113      ; 1.954      ;
; 3.184 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.175     ; 1.628      ;
; 3.185 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.111      ; 1.935      ;
; 3.186 ; Uber:Big_Enchilada|RamWrAddr[9]                                                          ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.113      ; 1.936      ;
; 3.188 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.119      ; 1.940      ;
; 3.188 ; Uber:Big_Enchilada|RamWrEn                                                               ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_we_reg       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; 0.119      ; 1.940      ;
; 3.190 ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a54 ; Uber:Big_Enchilada|DataAc[10]~reg0                                                                          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.171     ; 1.626      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.185 ; Uber:Big_Enchilada|nWR           ; Uber:Big_Enchilada|nWR             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|RunState.011  ; Uber:Big_Enchilada|RunState.011    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|RunState.100  ; Uber:Big_Enchilada|RunState.100    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|nRD           ; Uber:Big_Enchilada|nRD             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|nCS           ; Uber:Big_Enchilada|nCS             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|DataAbuf[11]  ; Uber:Big_Enchilada|DataAbuf[11]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|DataAbuf[10]  ; Uber:Big_Enchilada|DataAbuf[10]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|DataAbuf[9]   ; Uber:Big_Enchilada|DataAbuf[9]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|DataAbuf[8]   ; Uber:Big_Enchilada|DataAbuf[8]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|DataAbuf[7]   ; Uber:Big_Enchilada|DataAbuf[7]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|DataAbuf[6]   ; Uber:Big_Enchilada|DataAbuf[6]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|DataAbuf[5]   ; Uber:Big_Enchilada|DataAbuf[5]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|DataAbuf[4]   ; Uber:Big_Enchilada|DataAbuf[4]     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; Uber:Big_Enchilada|Fiducial      ; Uber:Big_Enchilada|Fiducial        ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; Uber:Big_Enchilada|AcamWrState   ; Uber:Big_Enchilada|AcamWrState     ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Uber:Big_Enchilada|RunState.000  ; Uber:Big_Enchilada|RunState.000    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RunState.101    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|RunState.001    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Uber:Big_Enchilada|RunState.010  ; Uber:Big_Enchilada|RunState.010    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Uber:Big_Enchilada|TStart        ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Uber:Big_Enchilada|RamWrEn       ; Uber:Big_Enchilada|RamWrEn         ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Uber:Big_Enchilada|AddrRun[0]    ; Uber:Big_Enchilada|AddrRun[0]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.191 ; Uber:Big_Enchilada|RunState.011  ; Uber:Big_Enchilada|RunState.100    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.313      ;
; 0.193 ; Uber:Big_Enchilada|DataAbuf[27]  ; Uber:Big_Enchilada|DataAc[27]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; Uber:Big_Enchilada|DataAbuf[26]  ; Uber:Big_Enchilada|DataAc[26]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.195 ; Uber:Big_Enchilada|DataAbuf[24]  ; Uber:Big_Enchilada|DataAc[24]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.316      ;
; 0.196 ; Uber:Big_Enchilada|FidCtr[16]    ; Uber:Big_Enchilada|FidCtr[16]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.317      ;
; 0.202 ; Uber:Big_Enchilada|RunState.000  ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.323      ;
; 0.208 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RamWrEn         ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.329      ;
; 0.251 ; Uber:Big_Enchilada|DataAbuf[22]  ; Uber:Big_Enchilada|DataAc[22]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.372      ;
; 0.251 ; Uber:Big_Enchilada|DataAbuf[15]  ; Uber:Big_Enchilada|DataAc[15]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.373      ;
; 0.265 ; Uber:Big_Enchilada|DataAbuf[0]   ; Uber:Big_Enchilada|DataAc[0]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.386      ;
; 0.266 ; Uber:Big_Enchilada|DataAbuf[3]   ; Uber:Big_Enchilada|DataAc[3]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; Uber:Big_Enchilada|DataAbuf[2]   ; Uber:Big_Enchilada|DataAc[2]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; Uber:Big_Enchilada|DataAbuf[1]   ; Uber:Big_Enchilada|DataAc[1]~reg0  ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.389      ;
; 0.293 ; Uber:Big_Enchilada|DataAbuf[13]  ; Uber:Big_Enchilada|DataAc[13]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; Uber:Big_Enchilada|DataAbuf[16]  ; Uber:Big_Enchilada|DataAc[16]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.416      ;
; 0.295 ; Uber:Big_Enchilada|DataAbuf[25]  ; Uber:Big_Enchilada|DataAc[25]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; Uber:Big_Enchilada|DataAbuf[18]  ; Uber:Big_Enchilada|DataAc[18]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.417      ;
; 0.295 ; Uber:Big_Enchilada|DataAbuf[14]  ; Uber:Big_Enchilada|DataAc[14]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.417      ;
; 0.296 ; Uber:Big_Enchilada|DataAbuf[23]  ; Uber:Big_Enchilada|DataAc[23]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; Uber:Big_Enchilada|FidCtr[7]     ; Uber:Big_Enchilada|FidCtr[7]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; Uber:Big_Enchilada|DataAbuf[17]  ; Uber:Big_Enchilada|DataAc[17]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.418      ;
; 0.296 ; Uber:Big_Enchilada|DataAbuf[12]  ; Uber:Big_Enchilada|DataAc[12]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.418      ;
; 0.297 ; Uber:Big_Enchilada|FidCtr[4]     ; Uber:Big_Enchilada|FidCtr[4]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; Uber:Big_Enchilada|FidCtr[5]     ; Uber:Big_Enchilada|FidCtr[5]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; Uber:Big_Enchilada|FidCtr[6]     ; Uber:Big_Enchilada|FidCtr[6]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; Uber:Big_Enchilada|FidCtr[8]     ; Uber:Big_Enchilada|FidCtr[8]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.418      ;
; 0.298 ; Uber:Big_Enchilada|FidCtr[3]     ; Uber:Big_Enchilada|FidCtr[3]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; Uber:Big_Enchilada|FidCtr[9]     ; Uber:Big_Enchilada|FidCtr[9]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; Uber:Big_Enchilada|FidCtr[10]    ; Uber:Big_Enchilada|FidCtr[10]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; Uber:Big_Enchilada|FidCtr[12]    ; Uber:Big_Enchilada|FidCtr[12]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; Uber:Big_Enchilada|FidCtr[13]    ; Uber:Big_Enchilada|FidCtr[13]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; Uber:Big_Enchilada|FidCtr[14]    ; Uber:Big_Enchilada|FidCtr[14]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; Uber:Big_Enchilada|FidCtr[1]     ; Uber:Big_Enchilada|FidCtr[1]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; Uber:Big_Enchilada|FidCtr[11]    ; Uber:Big_Enchilada|FidCtr[11]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; Uber:Big_Enchilada|FidCtr[15]    ; Uber:Big_Enchilada|FidCtr[15]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.302 ; Uber:Big_Enchilada|RamWrAddr[13] ; Uber:Big_Enchilada|RamWrAddr[13]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; Uber:Big_Enchilada|RamWrAddr[1]  ; Uber:Big_Enchilada|RamWrAddr[1]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Uber:Big_Enchilada|RamWrAddr[3]  ; Uber:Big_Enchilada|RamWrAddr[3]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Uber:Big_Enchilada|RamWrAddr[9]  ; Uber:Big_Enchilada|RamWrAddr[9]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; Uber:Big_Enchilada|RamWrAddr[11] ; Uber:Big_Enchilada|RamWrAddr[11]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; Uber:Big_Enchilada|RamRdAddr[1]  ; Uber:Big_Enchilada|RamRdAddr[1]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Uber:Big_Enchilada|RamRdAddr[3]  ; Uber:Big_Enchilada|RamRdAddr[3]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Uber:Big_Enchilada|RamWrAddr[4]  ; Uber:Big_Enchilada|RamWrAddr[4]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; Uber:Big_Enchilada|RamWrAddr[5]  ; Uber:Big_Enchilada|RamWrAddr[5]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; Uber:Big_Enchilada|RamWrAddr[7]  ; Uber:Big_Enchilada|RamWrAddr[7]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; Uber:Big_Enchilada|RamRdAddr[9]  ; Uber:Big_Enchilada|RamRdAddr[9]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; Uber:Big_Enchilada|RamRdAddr[11] ; Uber:Big_Enchilada|RamRdAddr[11]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; Uber:Big_Enchilada|RamWrAddr[2]  ; Uber:Big_Enchilada|RamWrAddr[2]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; Uber:Big_Enchilada|RamRdAddr[4]  ; Uber:Big_Enchilada|RamRdAddr[4]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Uber:Big_Enchilada|RamRdAddr[5]  ; Uber:Big_Enchilada|RamRdAddr[5]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Uber:Big_Enchilada|RamRdAddr[7]  ; Uber:Big_Enchilada|RamRdAddr[7]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; Uber:Big_Enchilada|RamWrAddr[6]  ; Uber:Big_Enchilada|RamWrAddr[6]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; Uber:Big_Enchilada|RamWrAddr[12] ; Uber:Big_Enchilada|RamWrAddr[12]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; Uber:Big_Enchilada|FidCtr[2]     ; Uber:Big_Enchilada|FidCtr[2]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; Uber:Big_Enchilada|RamRdAddr[2]  ; Uber:Big_Enchilada|RamRdAddr[2]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Uber:Big_Enchilada|RamRdAddr[6]  ; Uber:Big_Enchilada|RamRdAddr[6]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; Uber:Big_Enchilada|RamWrAddr[8]  ; Uber:Big_Enchilada|RamWrAddr[8]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; Uber:Big_Enchilada|RamWrAddr[10] ; Uber:Big_Enchilada|RamWrAddr[10]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.428      ;
; 0.306 ; Uber:Big_Enchilada|RamRdAddr[12] ; Uber:Big_Enchilada|RamRdAddr[12]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; Uber:Big_Enchilada|RamRdAddr[8]  ; Uber:Big_Enchilada|RamRdAddr[8]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; Uber:Big_Enchilada|RamRdAddr[10] ; Uber:Big_Enchilada|RamRdAddr[10]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; Uber:Big_Enchilada|RamRdAddr[13] ; Uber:Big_Enchilada|RamRdAddr[13]   ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.309 ; Uber:Big_Enchilada|FidCtr[0]     ; Uber:Big_Enchilada|FidCtr[0]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.430      ;
; 0.316 ; Uber:Big_Enchilada|RamWrAddr[0]  ; Uber:Big_Enchilada|RamWrAddr[0]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.438      ;
; 0.317 ; Uber:Big_Enchilada|RamRdAddr[0]  ; Uber:Big_Enchilada|RamRdAddr[0]    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.438      ;
; 0.323 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|RunState.010    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; Uber:Big_Enchilada|RunState.001  ; Uber:Big_Enchilada|TStart          ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.445      ;
; 0.378 ; Uber:Big_Enchilada|RunState.101  ; Uber:Big_Enchilada|RunState.001    ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.499      ;
; 0.395 ; Uber:Big_Enchilada|DataAbuf[19]  ; Uber:Big_Enchilada|DataAc[19]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.520      ;
; 0.404 ; Uber:Big_Enchilada|DataAbuf[20]  ; Uber:Big_Enchilada|DataAc[20]~reg0 ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.040      ; 0.528      ;
; 0.432 ; Uber:Big_Enchilada|RunState.010  ; Uber:Big_Enchilada|nRD             ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.563      ;
; 0.445 ; Uber:Big_Enchilada|FidCtr[5]     ; Uber:Big_Enchilada|FidCtr[6]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.566      ;
; 0.446 ; Uber:Big_Enchilada|FidCtr[3]     ; Uber:Big_Enchilada|FidCtr[4]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; Uber:Big_Enchilada|FidCtr[9]     ; Uber:Big_Enchilada|FidCtr[10]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.446 ; Uber:Big_Enchilada|FidCtr[13]    ; Uber:Big_Enchilada|FidCtr[14]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; Uber:Big_Enchilada|FidCtr[15]    ; Uber:Big_Enchilada|FidCtr[16]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; Uber:Big_Enchilada|FidCtr[11]    ; Uber:Big_Enchilada|FidCtr[12]      ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
; 0.447 ; Uber:Big_Enchilada|FidCtr[1]     ; Uber:Big_Enchilada|FidCtr[2]       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.568      ;
+-------+----------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ClkGen|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock                                              ; Clock Edge ; Target                                                                                                      ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_we_reg       ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 4.747 ; 4.977        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_we_reg        ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_address_reg0 ;
; 4.748 ; 4.978        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_we_reg       ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 4.749 ; 4.979        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~porta_datain_reg0   ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11                    ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~porta_datain_reg0  ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a11~portb_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12                    ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a37~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a38~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a39~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a39~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a40~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a42~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a43~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a43~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a4~porta_we_reg        ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a51~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a51~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_address_reg0 ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a52~porta_we_reg       ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8                     ;
; 4.750 ; 4.980        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a8~portb_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a0~porta_we_reg        ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a10~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a13~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a14~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a15~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a15~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a16~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a17~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a18~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a18~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~porta_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a1~porta_we_reg        ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a20~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a21~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a22~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a23~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a2~porta_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a2~porta_we_reg        ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a32~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a33~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a34~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a35~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a36~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3~porta_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a3~porta_we_reg        ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a44~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a44~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a45~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a46~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a47~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a47~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a48~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a49~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a49~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a53~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a55~porta_address_reg0 ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a55~porta_we_reg       ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a5~porta_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a5~porta_we_reg        ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a6~porta_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a6~porta_we_reg        ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7~porta_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a7~porta_we_reg        ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_address_reg0  ;
; 4.751 ; 4.981        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a9~porta_we_reg        ;
; 4.752 ; 4.982        ; 0.230          ; Low Pulse Width ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; DP_RAM:FIFO|altsyncram:altsyncram_component|altsyncram_4sn1:auto_generated|ram_block1a19~porta_datain_reg0  ;
+-------+--------------+----------------+-----------------+----------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk40'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.085 ; 12.085       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.085 ; 12.085       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.120 ; 12.120       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; Clk40~input|o                                                ;
; 12.128 ; 12.128       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; Clk40~input|i                                                ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; Clk40 ; Rise       ; Clk40~input|i                                                ;
; 12.872 ; 12.872       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; Clk40~input|o                                                ;
; 12.913 ; 12.913       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.913 ; 12.913       ; 0.000          ; High Pulse Width ; Clk40 ; Rise       ; ClkGen|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; Clk40 ; Rise       ; Clk40                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+
; AddrRab[*]  ; Clk40      ; 4.475 ; 5.164 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[0] ; Clk40      ; 4.475 ; 5.164 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[1] ; Clk40      ; 4.426 ; 5.118 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[2] ; Clk40      ; 3.271 ; 3.499 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[3] ; Clk40      ; 3.035 ; 3.235 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[4] ; Clk40      ; 4.223 ; 5.056 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; CsR         ; Clk40      ; 3.188 ; 3.533 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]        ; Clk40      ; 5.598 ; 6.246 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]       ; Clk40      ; 3.712 ; 4.310 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]       ; Clk40      ; 3.296 ; 3.944 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]       ; Clk40      ; 3.809 ; 4.420 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]       ; Clk40      ; 3.553 ; 4.259 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]       ; Clk40      ; 3.754 ; 4.360 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]       ; Clk40      ; 3.270 ; 3.942 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]       ; Clk40      ; 3.346 ; 3.878 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]       ; Clk40      ; 3.389 ; 4.113 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]       ; Clk40      ; 3.304 ; 3.836 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]       ; Clk40      ; 3.226 ; 3.918 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]      ; Clk40      ; 3.193 ; 3.732 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]      ; Clk40      ; 3.360 ; 4.092 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]      ; Clk40      ; 3.202 ; 3.759 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]      ; Clk40      ; 2.878 ; 3.521 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]      ; Clk40      ; 3.153 ; 3.732 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]      ; Clk40      ; 2.939 ; 3.618 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]      ; Clk40      ; 2.997 ; 3.560 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]      ; Clk40      ; 5.428 ; 6.049 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]      ; Clk40      ; 5.524 ; 6.138 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]      ; Clk40      ; 5.556 ; 6.188 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]      ; Clk40      ; 5.516 ; 6.152 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]      ; Clk40      ; 5.438 ; 6.057 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]      ; Clk40      ; 5.499 ; 6.113 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]      ; Clk40      ; 5.588 ; 6.220 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]      ; Clk40      ; 5.598 ; 6.246 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataR[*]    ; Clk40      ; 3.064 ; 3.785 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[0]   ; Clk40      ; 2.829 ; 3.512 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[1]   ; Clk40      ; 2.710 ; 3.402 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[2]   ; Clk40      ; 2.614 ; 3.273 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[3]   ; Clk40      ; 3.064 ; 3.785 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[4]   ; Clk40      ; 3.009 ; 3.712 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[5]   ; Clk40      ; 2.684 ; 3.363 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[6]   ; Clk40      ; 2.611 ; 3.260 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[7]   ; Clk40      ; 2.670 ; 3.357 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[8]   ; Clk40      ; 2.952 ; 3.687 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[9]   ; Clk40      ; 2.802 ; 3.515 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[10]  ; Clk40      ; 2.658 ; 3.348 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[11]  ; Clk40      ; 2.815 ; 3.495 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF1         ; Clk40      ; 1.742 ; 2.082 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF2         ; Clk40      ; 1.948 ; 2.268 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Err         ; Clk40      ; 1.388 ; 1.680 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; HiLo        ; Clk40      ; 2.339 ; 2.503 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Irq         ; Clk40      ; 1.234 ; 1.519 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF1         ; Clk40      ; 1.426 ; 1.701 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF2         ; Clk40      ; 1.212 ; 1.528 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+
; AddrRab[*]  ; Clk40      ; -0.809 ; -1.099 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[0] ; Clk40      ; -2.128 ; -2.799 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[1] ; Clk40      ; -2.704 ; -3.383 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[2] ; Clk40      ; -0.950 ; -1.203 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[3] ; Clk40      ; -0.809 ; -1.099 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[4] ; Clk40      ; -1.974 ; -2.590 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; CsR         ; Clk40      ; -0.771 ; -1.042 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]        ; Clk40      ; -1.898 ; -2.485 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]       ; Clk40      ; -2.232 ; -2.895 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]       ; Clk40      ; -1.908 ; -2.500 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]       ; Clk40      ; -2.383 ; -3.071 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]       ; Clk40      ; -2.220 ; -2.867 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]       ; Clk40      ; -2.394 ; -3.078 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]       ; Clk40      ; -2.015 ; -2.636 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]       ; Clk40      ; -2.068 ; -2.681 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]       ; Clk40      ; -2.195 ; -2.865 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]       ; Clk40      ; -2.093 ; -2.706 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]       ; Clk40      ; -2.103 ; -2.744 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]      ; Clk40      ; -2.053 ; -2.666 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]      ; Clk40      ; -2.297 ; -2.976 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]      ; Clk40      ; -2.127 ; -2.763 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]      ; Clk40      ; -1.898 ; -2.485 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]      ; Clk40      ; -2.146 ; -2.802 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]      ; Clk40      ; -2.024 ; -2.652 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]      ; Clk40      ; -2.061 ; -2.702 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]      ; Clk40      ; -2.667 ; -3.278 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]      ; Clk40      ; -2.759 ; -3.363 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]      ; Clk40      ; -2.788 ; -3.412 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]      ; Clk40      ; -2.751 ; -3.377 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]      ; Clk40      ; -2.676 ; -3.285 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]      ; Clk40      ; -2.735 ; -3.340 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]      ; Clk40      ; -2.820 ; -3.442 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]      ; Clk40      ; -2.829 ; -3.466 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataR[*]    ; Clk40      ; -2.014 ; -2.643 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[0]   ; Clk40      ; -2.153 ; -2.803 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[1]   ; Clk40      ; -2.099 ; -2.716 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[2]   ; Clk40      ; -2.014 ; -2.643 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[3]   ; Clk40      ; -2.387 ; -3.058 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[4]   ; Clk40      ; -2.241 ; -2.904 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[5]   ; Clk40      ; -2.135 ; -2.793 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[6]   ; Clk40      ; -2.090 ; -2.722 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[7]   ; Clk40      ; -2.223 ; -2.899 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[8]   ; Clk40      ; -2.390 ; -3.093 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[9]   ; Clk40      ; -2.330 ; -3.018 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[10]  ; Clk40      ; -2.223 ; -2.893 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[11]  ; Clk40      ; -2.289 ; -2.951 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF1         ; Clk40      ; -0.862 ; -1.140 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF2         ; Clk40      ; -1.359 ; -1.559 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Err         ; Clk40      ; -0.990 ; -1.277 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; HiLo        ; Clk40      ; -1.130 ; -1.382 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Irq         ; Clk40      ; -0.870 ; -1.152 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF1         ; Clk40      ; -1.028 ; -1.293 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF2         ; Clk40      ; -0.850 ; -1.162 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Add[*]    ; Clk40      ; 3.327 ; 3.500 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  Add[0]   ; Clk40      ; 3.327 ; 3.500 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]      ; Clk40      ; 3.889 ; 4.081 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 3.142 ; 3.319 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 2.627 ; 2.770 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 2.959 ; 3.116 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 3.122 ; 3.305 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 3.037 ; 3.166 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 3.149 ; 3.358 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 2.870 ; 3.069 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 3.161 ; 3.313 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 3.298 ; 3.531 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 2.874 ; 3.015 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 3.768 ; 3.976 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 2.978 ; 3.115 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 2.450 ; 2.547 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 2.824 ; 2.982 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 2.564 ; 2.679 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 3.037 ; 3.189 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 3.889 ; 4.081 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 2.654 ; 2.774 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 2.741 ; 2.857 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 3.326 ; 3.549 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 3.210 ; 3.368 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 3.168 ; 3.345 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 3.644 ; 3.826 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 3.273 ; 3.463 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 2.741 ; 2.876 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 2.726 ; 2.863 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 3.070 ; 3.239 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 3.250 ; 3.424 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataReady ; Clk40      ; 5.347 ; 5.197 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Fiducial  ; Clk40      ; 3.981 ; 4.179 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TP1       ; Clk40      ; 5.334 ; 5.188 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TStart    ; Clk40      ; 3.070 ; 3.266 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nCS       ; Clk40      ; 3.189 ; 3.360 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nRD       ; Clk40      ; 3.699 ; 3.888 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nWR       ; Clk40      ; 3.056 ; 3.219 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Add[*]    ; Clk40      ; 2.980 ; 3.147 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  Add[0]   ; Clk40      ; 2.980 ; 3.147 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]      ; Clk40      ; 2.137 ; 2.230 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 2.802 ; 2.973 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 2.311 ; 2.449 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 2.626 ; 2.777 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 2.784 ; 2.960 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 2.703 ; 2.827 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 2.809 ; 3.010 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 2.545 ; 2.736 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 2.821 ; 2.966 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 2.955 ; 3.180 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 2.545 ; 2.680 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 3.442 ; 3.644 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 2.645 ; 2.777 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 2.137 ; 2.230 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 2.499 ; 2.652 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 2.247 ; 2.357 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 2.701 ; 2.847 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 3.555 ; 3.743 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 2.333 ; 2.448 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 2.416 ; 2.528 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 2.980 ; 3.193 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 2.871 ; 3.024 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 2.827 ; 2.997 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 3.321 ; 3.499 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 2.928 ; 3.110 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 2.418 ; 2.547 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 2.407 ; 2.539 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 2.735 ; 2.897 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 2.906 ; 3.073 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataReady ; Clk40      ; 3.587 ; 3.450 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Fiducial  ; Clk40      ; 3.644 ; 3.836 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TP1       ; Clk40      ; 3.574 ; 3.440 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TStart    ; Clk40      ; 2.733 ; 2.922 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nCS       ; Clk40      ; 2.850 ; 3.015 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nRD       ; Clk40      ; 3.374 ; 3.558 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nWR       ; Clk40      ; 2.718 ; 2.875 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; AddrRab[0] ; Add[0]      ; 6.088 ; 6.263 ; 6.932 ; 7.027 ;
; AddrRab[0] ; Add[1]      ;       ; 5.829 ; 6.406 ;       ;
; AddrRab[0] ; Add[2]      ;       ; 5.960 ; 6.557 ;       ;
; AddrRab[1] ; Add[0]      ; 6.076 ; 6.251 ; 6.915 ; 7.010 ;
; AddrRab[1] ; Add[1]      ; 5.408 ; 5.817 ; 6.389 ; 6.294 ;
; AddrRab[1] ; Add[2]      ;       ; 5.948 ; 6.540 ;       ;
; AddrRab[2] ; Add[0]      ; 4.888 ; 5.063 ; 5.266 ; 5.361 ;
; AddrRab[2] ; Add[1]      ;       ; 4.629 ; 4.740 ;       ;
; AddrRab[2] ; Add[2]      ; 4.319 ; 4.760 ; 4.891 ; 4.712 ;
; AddrRab[3] ; Add[0]      ; 4.602 ; 4.777 ; 5.010 ; 5.105 ;
; AddrRab[3] ; Add[1]      ;       ; 4.343 ; 4.484 ;       ;
; AddrRab[3] ; Add[2]      ;       ; 4.474 ; 4.635 ;       ;
; AddrRab[3] ; Add[3]      ; 2.562 ;       ;       ; 2.880 ;
; AddrRab[4] ; Add[0]      ; 5.173 ; 5.348 ; 5.857 ; 5.955 ;
; AddrRab[4] ; Add[1]      ;       ; 5.507 ; 6.013 ;       ;
; AddrRab[4] ; Add[2]      ;       ; 5.638 ; 6.163 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; AddrRab[0] ; Add[0]      ; 5.247 ; 6.042 ; 6.699 ; 6.060 ;
; AddrRab[0] ; Add[1]      ;       ; 5.603 ; 6.175 ;       ;
; AddrRab[0] ; Add[2]      ;       ; 5.729 ; 6.322 ;       ;
; AddrRab[1] ; Add[0]      ; 5.864 ; 6.031 ; 6.683 ; 6.775 ;
; AddrRab[1] ; Add[1]      ; 5.186 ; 5.592 ; 6.159 ; 6.037 ;
; AddrRab[1] ; Add[2]      ;       ; 5.718 ; 6.306 ;       ;
; AddrRab[2] ; Add[0]      ; 4.726 ; 4.893 ; 5.103 ; 5.195 ;
; AddrRab[2] ; Add[1]      ;       ; 4.454 ; 4.579 ;       ;
; AddrRab[2] ; Add[2]      ; 4.145 ; 4.580 ; 4.726 ; 4.522 ;
; AddrRab[3] ; Add[0]      ; 4.451 ; 4.618 ; 4.857 ; 4.949 ;
; AddrRab[3] ; Add[1]      ;       ; 4.179 ; 4.333 ;       ;
; AddrRab[3] ; Add[2]      ;       ; 4.305 ; 4.480 ;       ;
; AddrRab[3] ; Add[3]      ; 2.491 ;       ;       ; 2.812 ;
; AddrRab[4] ; Add[0]      ; 4.995 ; 5.162 ; 5.666 ; 5.761 ;
; AddrRab[4] ; Add[1]      ;       ; 5.313 ; 5.815 ;       ;
; AddrRab[4] ; Add[2]      ;       ; 5.439 ; 5.960 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                      ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 2.312 ; 2.299 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 3.168 ; 3.154 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 2.795 ; 2.794 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 3.300 ; 3.286 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 2.312 ; 2.299 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 2.728 ; 2.715 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 3.584 ; 3.570 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 2.946 ; 2.945 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 3.175 ; 3.161 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 2.856 ; 2.855 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 2.804 ; 2.790 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 3.405 ; 3.440 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 3.278 ; 3.264 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 2.759 ; 2.745 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 2.969 ; 2.968 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 2.618 ; 2.604 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 2.534 ; 2.520 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 3.621 ; 3.656 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 2.767 ; 2.753 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 2.876 ; 2.862 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 3.144 ; 3.130 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 3.020 ; 3.019 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 2.544 ; 2.530 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 3.458 ; 3.493 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 2.935 ; 2.921 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 3.042 ; 3.028 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 3.248 ; 3.247 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 2.469 ; 2.456 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 2.934 ; 2.920 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                              ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 2.011 ; 1.998 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 2.826 ; 2.812 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 2.478 ; 2.477 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 2.953 ; 2.939 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 2.011 ; 1.998 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 2.411 ; 2.398 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 3.226 ; 3.212 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 2.623 ; 2.622 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 2.833 ; 2.819 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 2.536 ; 2.535 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 2.478 ; 2.464 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 3.098 ; 3.133 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 2.932 ; 2.918 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 2.434 ; 2.420 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 2.645 ; 2.644 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 2.298 ; 2.284 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 2.217 ; 2.203 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 3.299 ; 3.334 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 2.441 ; 2.427 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 2.547 ; 2.533 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 2.803 ; 2.789 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 2.694 ; 2.693 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 2.227 ; 2.213 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 3.142 ; 3.177 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 2.602 ; 2.588 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 2.706 ; 2.692 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 2.913 ; 2.912 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 2.163 ; 2.150 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 2.602 ; 2.588 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                             ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 2.357     ; 2.370     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 3.309     ; 3.323     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 2.908     ; 2.909     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 3.440     ; 3.454     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 2.357     ; 2.370     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 2.834     ; 2.847     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 3.766     ; 3.780     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 3.074     ; 3.075     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 3.317     ; 3.331     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 2.980     ; 2.981     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 2.923     ; 2.937     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 3.519     ; 3.484     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 3.462     ; 3.476     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 2.860     ; 2.874     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 3.122     ; 3.123     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 2.685     ; 2.699     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 2.599     ; 2.613     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 3.767     ; 3.732     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 2.864     ; 2.878     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 2.989     ; 3.003     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 3.285     ; 3.299     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 3.157     ; 3.158     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 2.608     ; 2.622     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 3.568     ; 3.533     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 3.052     ; 3.066     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 3.171     ; 3.185     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 3.389     ; 3.390     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 2.534     ; 2.547     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 3.072     ; 3.086     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                     ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+
; D[*]      ; Clk40      ; 2.054     ; 2.067     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 2.961     ; 2.975     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 2.586     ; 2.587     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 3.087     ; 3.101     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 2.054     ; 2.067     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 2.513     ; 2.526     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 3.399     ; 3.413     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 2.746     ; 2.747     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 2.969     ; 2.983     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 2.656     ; 2.657     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 2.591     ; 2.605     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 3.209     ; 3.174     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 3.109     ; 3.123     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 2.530     ; 2.544     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 2.791     ; 2.792     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 2.362     ; 2.376     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 2.279     ; 2.293     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 3.440     ; 3.405     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 2.535     ; 2.549     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 2.654     ; 2.668     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 2.938     ; 2.952     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 2.825     ; 2.826     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 2.288     ; 2.302     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 3.249     ; 3.214     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 2.715     ; 2.729     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 2.829     ; 2.843     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 3.048     ; 3.049     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 2.224     ; 2.237     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 2.734     ; 2.748     ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-----------+-----------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+-----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                               ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; 0.964 ; 0.185 ; N/A      ; N/A     ; 4.732               ;
;  Clk40                                              ; N/A   ; N/A   ; N/A      ; N/A     ; 12.085              ;
;  ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.964 ; 0.185 ; N/A      ; N/A     ; 4.732               ;
; Design-wide TNS                                     ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk40                                              ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-------------+------------+-------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+-------+--------+------------+----------------------------------------------------+
; AddrRab[*]  ; Clk40      ; 7.703 ; 8.249  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[0] ; Clk40      ; 7.703 ; 8.249  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[1] ; Clk40      ; 7.596 ; 8.168  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[2] ; Clk40      ; 5.551 ; 5.597  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[3] ; Clk40      ; 5.191 ; 5.276  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[4] ; Clk40      ; 7.534 ; 8.075  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; CsR         ; Clk40      ; 5.574 ; 5.669  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]        ; Clk40      ; 9.803 ; 10.276 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]       ; Clk40      ; 6.441 ; 6.826  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]       ; Clk40      ; 5.756 ; 6.241  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]       ; Clk40      ; 6.609 ; 6.976  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]       ; Clk40      ; 6.186 ; 6.774  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]       ; Clk40      ; 6.487 ; 6.891  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]       ; Clk40      ; 5.704 ; 6.249  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]       ; Clk40      ; 5.803 ; 6.122  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]       ; Clk40      ; 5.830 ; 6.460  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]       ; Clk40      ; 5.743 ; 6.039  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]       ; Clk40      ; 5.575 ; 6.177  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]      ; Clk40      ; 5.588 ; 5.891  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]      ; Clk40      ; 5.797 ; 6.402  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]      ; Clk40      ; 5.624 ; 5.930  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]      ; Clk40      ; 5.028 ; 5.535  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]      ; Clk40      ; 5.456 ; 5.831  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]      ; Clk40      ; 5.125 ; 5.657  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]      ; Clk40      ; 5.229 ; 5.577  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]      ; Clk40      ; 9.539 ; 10.022 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]      ; Clk40      ; 9.735 ; 10.161 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]      ; Clk40      ; 9.725 ; 10.211 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]      ; Clk40      ; 9.659 ; 10.172 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]      ; Clk40      ; 9.551 ; 10.012 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]      ; Clk40      ; 9.694 ; 10.132 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]      ; Clk40      ; 9.803 ; 10.276 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]      ; Clk40      ; 9.784 ; 10.269 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataR[*]    ; Clk40      ; 5.310 ; 5.847  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[0]   ; Clk40      ; 4.928 ; 5.418  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[1]   ; Clk40      ; 4.716 ; 5.252  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[2]   ; Clk40      ; 4.502 ; 5.016  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[3]   ; Clk40      ; 5.310 ; 5.847  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[4]   ; Clk40      ; 5.223 ; 5.734  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[5]   ; Clk40      ; 4.632 ; 5.181  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[6]   ; Clk40      ; 4.534 ; 5.006  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[7]   ; Clk40      ; 4.618 ; 5.159  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[8]   ; Clk40      ; 5.090 ; 5.685  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[9]   ; Clk40      ; 4.814 ; 5.374  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[10]  ; Clk40      ; 4.624 ; 5.151  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[11]  ; Clk40      ; 4.901 ; 5.372  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF1         ; Clk40      ; 3.022 ; 3.185  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF2         ; Clk40      ; 3.330 ; 3.514  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Err         ; Clk40      ; 2.349 ; 2.480  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; HiLo        ; Clk40      ; 3.911 ; 3.921  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Irq         ; Clk40      ; 2.079 ; 2.193  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF1         ; Clk40      ; 2.429 ; 2.550  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF2         ; Clk40      ; 2.075 ; 2.234  ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+--------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+
; AddrRab[*]  ; Clk40      ; -0.809 ; -1.099 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[0] ; Clk40      ; -2.128 ; -2.799 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[1] ; Clk40      ; -2.704 ; -3.383 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[2] ; Clk40      ; -0.950 ; -1.203 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[3] ; Clk40      ; -0.809 ; -1.099 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  AddrRab[4] ; Clk40      ; -1.974 ; -2.590 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; CsR         ; Clk40      ; -0.771 ; -1.042 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]        ; Clk40      ; -1.898 ; -2.485 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]       ; Clk40      ; -2.232 ; -2.895 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]       ; Clk40      ; -1.908 ; -2.500 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]       ; Clk40      ; -2.383 ; -3.071 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]       ; Clk40      ; -2.220 ; -2.867 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]       ; Clk40      ; -2.394 ; -3.078 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]       ; Clk40      ; -2.015 ; -2.636 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]       ; Clk40      ; -2.068 ; -2.681 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]       ; Clk40      ; -2.195 ; -2.865 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]       ; Clk40      ; -2.093 ; -2.706 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]       ; Clk40      ; -2.103 ; -2.744 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]      ; Clk40      ; -2.053 ; -2.666 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]      ; Clk40      ; -2.297 ; -2.976 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]      ; Clk40      ; -2.127 ; -2.763 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]      ; Clk40      ; -1.898 ; -2.485 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]      ; Clk40      ; -2.146 ; -2.802 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]      ; Clk40      ; -2.024 ; -2.652 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]      ; Clk40      ; -2.061 ; -2.702 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]      ; Clk40      ; -2.667 ; -3.278 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]      ; Clk40      ; -2.759 ; -3.363 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]      ; Clk40      ; -2.788 ; -3.412 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]      ; Clk40      ; -2.751 ; -3.377 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]      ; Clk40      ; -2.676 ; -3.285 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]      ; Clk40      ; -2.735 ; -3.340 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]      ; Clk40      ; -2.820 ; -3.442 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]      ; Clk40      ; -2.829 ; -3.466 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataR[*]    ; Clk40      ; -2.014 ; -2.643 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[0]   ; Clk40      ; -2.153 ; -2.803 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[1]   ; Clk40      ; -2.099 ; -2.716 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[2]   ; Clk40      ; -2.014 ; -2.643 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[3]   ; Clk40      ; -2.387 ; -3.058 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[4]   ; Clk40      ; -2.241 ; -2.904 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[5]   ; Clk40      ; -2.135 ; -2.793 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[6]   ; Clk40      ; -2.090 ; -2.722 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[7]   ; Clk40      ; -2.223 ; -2.899 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[8]   ; Clk40      ; -2.390 ; -3.093 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[9]   ; Clk40      ; -2.330 ; -3.018 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[10]  ; Clk40      ; -2.223 ; -2.893 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  DataR[11]  ; Clk40      ; -2.289 ; -2.951 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF1         ; Clk40      ; -0.862 ; -1.140 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; EF2         ; Clk40      ; -1.359 ; -1.559 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Err         ; Clk40      ; -0.990 ; -1.277 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; HiLo        ; Clk40      ; -1.130 ; -1.382 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Irq         ; Clk40      ; -0.870 ; -1.152 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF1         ; Clk40      ; -1.028 ; -1.293 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; LF2         ; Clk40      ; -0.850 ; -1.162 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Add[*]    ; Clk40      ; 5.704 ; 5.701 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  Add[0]   ; Clk40      ; 5.704 ; 5.701 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]      ; Clk40      ; 6.257 ; 6.406 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 5.285 ; 5.340 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 4.422 ; 4.502 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 5.060 ; 5.118 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 5.288 ; 5.369 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 5.176 ; 5.161 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 5.308 ; 5.474 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 4.815 ; 4.954 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 5.386 ; 5.387 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 5.577 ; 5.723 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 4.847 ; 4.914 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 6.076 ; 6.238 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 5.018 ; 5.059 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 4.109 ; 4.174 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 4.792 ; 4.825 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 4.333 ; 4.391 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 5.174 ; 5.194 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 6.257 ; 6.406 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 4.525 ; 4.556 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 4.587 ; 4.667 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 5.609 ; 5.690 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 5.483 ; 5.473 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 5.345 ; 5.428 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 5.844 ; 5.982 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 5.609 ; 5.639 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 4.636 ; 4.693 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 4.604 ; 4.644 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 5.200 ; 5.259 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 5.494 ; 5.570 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataReady ; Clk40      ; 8.678 ; 8.628 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Fiducial  ; Clk40      ; 6.504 ; 6.594 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TP1       ; Clk40      ; 8.667 ; 8.615 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TStart    ; Clk40      ; 5.177 ; 5.322 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nCS       ; Clk40      ; 5.420 ; 5.434 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nRD       ; Clk40      ; 5.941 ; 6.087 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nWR       ; Clk40      ; 5.147 ; 5.232 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+
; Add[*]    ; Clk40      ; 2.980 ; 3.147 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  Add[0]   ; Clk40      ; 2.980 ; 3.147 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; D[*]      ; Clk40      ; 2.137 ; 2.230 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[0]     ; Clk40      ; 2.802 ; 2.973 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[1]     ; Clk40      ; 2.311 ; 2.449 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[2]     ; Clk40      ; 2.626 ; 2.777 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[3]     ; Clk40      ; 2.784 ; 2.960 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[4]     ; Clk40      ; 2.703 ; 2.827 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[5]     ; Clk40      ; 2.809 ; 3.010 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[6]     ; Clk40      ; 2.545 ; 2.736 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[7]     ; Clk40      ; 2.821 ; 2.966 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[8]     ; Clk40      ; 2.955 ; 3.180 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[9]     ; Clk40      ; 2.545 ; 2.680 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[10]    ; Clk40      ; 3.442 ; 3.644 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[11]    ; Clk40      ; 2.645 ; 2.777 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[12]    ; Clk40      ; 2.137 ; 2.230 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[13]    ; Clk40      ; 2.499 ; 2.652 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[14]    ; Clk40      ; 2.247 ; 2.357 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[15]    ; Clk40      ; 2.701 ; 2.847 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[16]    ; Clk40      ; 3.555 ; 3.743 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[17]    ; Clk40      ; 2.333 ; 2.448 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[18]    ; Clk40      ; 2.416 ; 2.528 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[19]    ; Clk40      ; 2.980 ; 3.193 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[20]    ; Clk40      ; 2.871 ; 3.024 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[21]    ; Clk40      ; 2.827 ; 2.997 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[22]    ; Clk40      ; 3.321 ; 3.499 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[23]    ; Clk40      ; 2.928 ; 3.110 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[24]    ; Clk40      ; 2.418 ; 2.547 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[25]    ; Clk40      ; 2.407 ; 2.539 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[26]    ; Clk40      ; 2.735 ; 2.897 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
;  D[27]    ; Clk40      ; 2.906 ; 3.073 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; DataReady ; Clk40      ; 3.587 ; 3.450 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; Fiducial  ; Clk40      ; 3.644 ; 3.836 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TP1       ; Clk40      ; 3.574 ; 3.440 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; TStart    ; Clk40      ; 2.733 ; 2.922 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nCS       ; Clk40      ; 2.850 ; 3.015 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nRD       ; Clk40      ; 3.374 ; 3.558 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
; nWR       ; Clk40      ; 2.718 ; 2.875 ; Fall       ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; AddrRab[0] ; Add[0]      ; 10.423 ; 10.460 ; 11.161 ; 11.062 ;
; AddrRab[0] ; Add[1]      ;        ; 9.701  ; 10.309 ;        ;
; AddrRab[0] ; Add[2]      ;        ; 9.934  ; 10.534 ;        ;
; AddrRab[1] ; Add[0]      ; 10.382 ; 10.419 ; 11.121 ; 11.022 ;
; AddrRab[1] ; Add[1]      ; 9.185  ; 9.660  ; 10.269 ; 9.816  ;
; AddrRab[1] ; Add[2]      ;        ; 9.893  ; 10.494 ;        ;
; AddrRab[2] ; Add[0]      ; 8.284  ; 8.321  ; 8.492  ; 8.393  ;
; AddrRab[2] ; Add[1]      ;        ; 7.562  ; 7.640  ;        ;
; AddrRab[2] ; Add[2]      ; 7.217  ; 7.795  ; 7.865  ; 7.331  ;
; AddrRab[3] ; Add[0]      ; 7.855  ; 7.892  ; 8.106  ; 8.007  ;
; AddrRab[3] ; Add[1]      ;        ; 7.133  ; 7.254  ;        ;
; AddrRab[3] ; Add[2]      ;        ; 7.366  ; 7.479  ;        ;
; AddrRab[3] ; Add[3]      ; 4.227  ;        ;        ; 4.351  ;
; AddrRab[4] ; Add[0]      ; 8.890  ; 8.926  ; 9.443  ; 9.350  ;
; AddrRab[4] ; Add[1]      ;        ; 9.174  ; 9.652  ;        ;
; AddrRab[4] ; Add[2]      ;        ; 9.407  ; 9.878  ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; AddrRab[0] ; Add[0]      ; 5.247 ; 6.042 ; 6.699 ; 6.060 ;
; AddrRab[0] ; Add[1]      ;       ; 5.603 ; 6.175 ;       ;
; AddrRab[0] ; Add[2]      ;       ; 5.729 ; 6.322 ;       ;
; AddrRab[1] ; Add[0]      ; 5.864 ; 6.031 ; 6.683 ; 6.775 ;
; AddrRab[1] ; Add[1]      ; 5.186 ; 5.592 ; 6.159 ; 6.037 ;
; AddrRab[1] ; Add[2]      ;       ; 5.718 ; 6.306 ;       ;
; AddrRab[2] ; Add[0]      ; 4.726 ; 4.893 ; 5.103 ; 5.195 ;
; AddrRab[2] ; Add[1]      ;       ; 4.454 ; 4.579 ;       ;
; AddrRab[2] ; Add[2]      ; 4.145 ; 4.580 ; 4.726 ; 4.522 ;
; AddrRab[3] ; Add[0]      ; 4.451 ; 4.618 ; 4.857 ; 4.949 ;
; AddrRab[3] ; Add[1]      ;       ; 4.179 ; 4.333 ;       ;
; AddrRab[3] ; Add[2]      ;       ; 4.305 ; 4.480 ;       ;
; AddrRab[3] ; Add[3]      ; 2.491 ;       ;       ; 2.812 ;
; AddrRab[4] ; Add[0]      ; 4.995 ; 5.162 ; 5.666 ; 5.761 ;
; AddrRab[4] ; Add[1]      ;       ; 5.313 ; 5.815 ;       ;
; AddrRab[4] ; Add[2]      ;       ; 5.439 ; 5.960 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ALUtrigger    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nWR           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nRD           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nCS           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; nOE           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TStart        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataReady     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TP1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TP2           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Fiducial      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Add[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Add[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Add[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Add[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[27]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[26]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[25]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[24]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[23]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[22]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[21]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[20]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[19]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[18]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[17]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[16]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[15]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[14]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[13]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[12]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[11]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[10]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[9]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[8]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataR[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; D[27]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[26]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[25]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[24]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[23]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[22]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[21]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[20]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[19]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[18]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[17]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[16]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[15]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[14]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[13]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[12]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[11]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[10]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[9]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[8]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; D[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DataR[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AddrRab[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AddrRab[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AddrRab[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AddrRab[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; AddrRab[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CsR                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HiLo                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EF1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EF2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clk40                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LF1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; LF2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Irq                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Err                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ALUtrigger    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; nWR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; nRD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; nCS           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; nOE           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; TStart        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataReady     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; TP1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; TP2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Fiducial      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; Add[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Add[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Add[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Add[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; D[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; D[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; D[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; D[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; D[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; D[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; D[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; D[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataR[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DataR[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataR[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataR[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataR[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataR[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DataR[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataR[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DataR[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DataR[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DataR[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DataR[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ALUtrigger    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; nWR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; nRD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; nCS           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; nOE           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; TStart        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataReady     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; TP1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; TP2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Fiducial      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; Add[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Add[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Add[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Add[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; D[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; D[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; D[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; D[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; D[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; D[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; D[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; D[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataR[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DataR[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataR[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataR[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataR[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataR[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DataR[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataR[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; DataR[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DataR[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DataR[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DataR[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ALUtrigger    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; nWR           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; nRD           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; nCS           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; nOE           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; TStart        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataReady     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TP1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TP2           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Fiducial      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Add[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Add[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Add[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Add[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D[27]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[26]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D[25]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D[24]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[23]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[22]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D[21]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[20]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D[19]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[18]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[17]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[16]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D[15]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[14]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[13]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D[12]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[11]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[10]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D[9]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[8]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataR[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DataR[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataR[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataR[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataR[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataR[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DataR[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataR[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; DataR[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DataR[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DataR[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DataR[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 49       ; 1729     ; 69       ; 5933     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; ClkGen|altpll_component|auto_generated|pll1|clk[0] ; 49       ; 1729     ; 69       ; 5933     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 50    ; 50   ;
; Unconstrained Input Port Paths  ; 1676  ; 1676 ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 134   ; 134  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Tue Feb 04 12:16:15 2014
Info: Command: quartus_sta PhotonFinish2 -c PhotonFinish2
Info (P0): qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PhotonFinish2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 25.000 -waveform {0.000 12.500} -name Clk40 Clk40
    Info (332110): create_generated_clock -source {ClkGen|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 5 -duty_cycle 50.00 -name {ClkGen|altpll_component|auto_generated|pll1|clk[0]} {ClkGen|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (P0): Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (P0): Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.964
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.964         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.357         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.732
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.732         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    12.330         0.000 Clk40 
Info (P0): Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.410
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.410         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.741
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.741         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    12.313         0.000 Clk40 
Info (P0): Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 2.634
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.634         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.747
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.747         0.000 ClkGen|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    12.085         0.000 Clk40 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 467 megabytes
    Info: Processing ended: Tue Feb 04 12:16:33 2014
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:04


